以龙格函数为例，实现了拉格朗日插值（第二重心公式）。
标签： 插值
上传时间： 2018-11-19
上传用户：asdfghjk
pod平均量插值程序 ：利用pod方法对空间数据平均量进行插值
标签： pod平均量插值程序 matlab
上传时间： 2019-09-20
上传用户：tianpingdu
一个非常好的基于边缘指导的图像插值算法仿真代码，基于MATLAB 里面附有论文，课对照论文学习。
上传时间： 2021-02-24
上传用户：
一个非常好的基于边缘指导的图像插值算法仿真代码，基于MATLAB 里面附有论文，课对照论文学习。
上传时间： 2021-02-24
上传用户：
摘 要：该文提出了一种新型双声道音频Σ - Δ数模转换器(DAC)小面积插值滤波器设计方法。该方法采用左右两个声道复用一个插值滤波器的新型结构，并利用存储器实现第1 级半带滤波器，从而降低芯片的实现面积。提出重新排序方法，保证复用后两个声道的同步。设计在TSMC 0.18 μm 1.8 V/3.3 V 1P5M CMOS 工艺上实现，测试信噪比为106 dB，数字部分芯片的面积仅为0.198 mm2，功耗为0.65 mW。这种设计方法降低了Σ - Δ DAC系统中数字部分的面积和功耗，给模拟部分留有较大的设计裕量，这对模数混合系统的设计具有重要的意义。
标签： 插值滤波器
上传时间： 2022-07-04
上传用户：kent
已知f(xn)=yn ,n=0,1,2,…,N；求通过这N+1个节点{（xn，yn）| n=0,1,2,…,N }的插值函数Pn (x)。 设计出具体的程序，分别使用拉格朗日插值，牛顿插值和三次自然样条三种算法绘制出相应的插值曲线。用三条不同颜色的曲线来表示三种插值方法在一段区间内的插值函数。要求动态显示曲线绘制全过程。
上传时间： 2014-11-29
上传用户：GavinNeko
开关磁阻电机（SR电机）驱动系统（SRD）是一种先进的机电一体化装置，但是其较大的振动噪声和转矩脉动问题制约了SRD的广泛应用。本文以减小SR电机振动噪声和转矩脉动为主题展开理论分析和实验研究。主要内容有：由于径向力引起的定子径向振动是SR电机噪声的主要根源，因此径向力的分析和计算是研究SR电机振动噪声的基础。本文利用磁通管法推导出径向力的解析表达式，定性分析了径向力与电机结构参数等之间的关系。根据虚位移原理，推导出基于矢量磁势的电磁力计算公式。该计算方法求解电磁力时只需进行一次磁场计算，不但减小了计算量，同时计算精度较传统虚位移法高。利用这一计算方法，求出了实验样机的转矩及径向力的精确数值解。针对在SRD性能仿真时，传统的非线性插值不但耗时，而且对有限元计算数据量要求高的问题，本文利用人工神经网络强大的非线性模型辨识能力，成功进行了SR电机磁链反演和转矩计算的模型训练，最后建立了基于人工神经网络的SR电机精确解析数学模型。因为SR电机本体结构形式的选择问题与振动噪声大小有着密切的关系。本文从噪声辐射和振动幅值角度探讨了SR电机主要尺寸的确定；接着从对称性、力波阶数等角度研究了SR电机相数及绕组连接方式、极数、并联支路数的选择问题。并对一些常用的降低电机机械噪声的措施和方法进行了综述。系统振动特性的研究对于减小振动噪声十分重要。本文从振动系统的运动方程出发，导出了从激振力到振动加速度的传递函数和系统的自由振动解；然后利用机电类比法得出了SR电机定子系统的固有频率以及振动振幅的解析解，定性分析了影响振动振幅的各种因素；最后利用基于能量法的有限元解法，通过建立不同的散热筋结构形式、高度、根数以及形状的SR电机三维有限元模型，分析得出了最有利于降噪和散热的散热筋结构是高度高、根数多、上窄下宽的梯形截面的周向散热筋的结论。通过建立不同绕组装配工艺下的SR电机三维有限元模型，分析得出了加强绕组刚度可以提高系统低阶固有频率的结论。通过比较实验样机的模态分析结果和运行实验结果，证实了模态分析的有效性。仿真是计算SRD系统性能和预估电机振动的有效手段。本文在用MATLAB建立SRD系统的非线性动态仿真模型的基础上，对SRD系统进行了稳态性能仿真、动态性能仿真以及负载突变仿真。接着利用稳态性能仿真，综合考虑最大平均转矩和效率这两个优化目标，对SR电机的开关角进行了优化。最后结合由磁场有限元计算得到的径向力数据表和稳态性能仿真，通过非线性插值得到径向力的波形，然后对径向力波形进行了频谱分析，从而找到其主要的谐波分量。在电机设计阶段避免径向力波主要频谱分量与SR电机定子的固有频率接近而引起共振是降低SR电机噪声的首要条件。合适的控制策略对于SR电机减振降噪是必不可少的。本文理论推导出三步换相法的时间参数取值公式。仿真证明本取值公式较原先文献的结论在阻尼比较小时有更好的减振效果。针对SR电机运行中可能出现多个模态振形被激发出来的情况，利用数值优化法对三步换相法的时间参数进行了优化，使得减振效果整体最佳，所提的数值优化方法对两步换相法同样有效。在分析已有的直接瞬时转矩控制的基础上，针对其不足之处，提出了转矩定频控制取代内滞环的方法、开始重叠区域的转矩控制方法、最佳开关角度二次优化法和时间参数优化的三步换相法等新的控制方案。动态仿真证明这些方案是切实有效的，达到了预期效果。最后在直接瞬时转矩控制的每一次转矩斩波都使用三步换相法，和在相关断时刻根据实际电平灵活选用两步或三步换相法以减小电机振动噪声，并提出了考虑减振要求的开关频率设计方法，最终形成了一套完整的降低振动噪声和转矩脉动控制策略。设计并研制了基于TMS320LF2407DSP的SR电机控制器。根据控制策略要求，选用了不对称半桥功率电路拓扑结构；出于降低成本以及提高可靠性考虑，采用了MOSFET双路并联电路方案。在控制软件中实现了本文所提出的降低SR电机振动噪声和转矩脉动控制策略。本文最后对实验样机进行了静态转矩的测量实验，对比转矩测量值与转矩有限元计算值，验证了磁场有限元计算的有效性。然后对实验样机进行了空载与负载、电流控制与转矩控制、低速斩波与高速单波、是否采用两步或三步换相法等一系列对比运行实验，对比各种实验结果，充分证实了本文所提出的降低振动噪声和转矩脉动控制策略的有效性。本课题组承担了国家十·五863计划电动汽车重大专项：“EQ6110HEV混合动力城市公交车用电机及其控制系统”（2001AA501421）。本文的研究是在该项目的资助下完成，并且本文关于电机本体结构形式、散热筋结构和机械降噪措施等的结论已在该项目的60kW实验样机上得到证实。
上传时间： 2013-07-05
上传用户：13081287919
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
本研究针对目标识别等系统中由于载机转动而使目标图像发生旋转，给测量及人眼观察带来的影响，因此需要对目标图像进行实时的反旋转处理，对目前出现的消像旋技术进行分析和比较，选择从电子学消旋方法出发，研究图像消像旋的方法，并给出了基于FPGA的实时消像旋系统的完整结构和相应的算法设计。 本文在对电子图像消旋原理的深入分析的基础上，设计并利用Visual C++6.0软件仿真实现了一种优化的快速旋转算法，再利用后插值处理保证了图像的质量；构建了以ACEX EP1K100为核心的数字图像实时消像旋系统，利用VHDL硬件描述语言实现了整个消像旋算法的FPGA设计。该系统利用高速相机和Camera Link接口传输图像，提高了系统的运行速度。利用QuartusII和Matlab软件对整个算法设计进行混合仿真实验。实验结果表明，该系统能够成功地对采集到的灰度图像进行消像旋处理，旋转后的图像清晰稳定，像素误差小于一个像素，而且对于视频信号只有一帧的延时不到20ms，达到系统参数要求。
上传时间： 2013-07-04
上传用户：MATAIYES
对弓网故障的检测是当今列车检测的一项重要任务。原始故障视频图像具有极大的数据量，使实时存储和传输故障视频图像极其困难。由于视频的数据量相当大，需要采用先进的视频编解码协议进行处理，进而实现检测现场的实时监控。 @@ H．264/AVC(Advanced Video Coding)作为MPEG-4的第10部分，因其具有超高的压缩效率、极好的网络亲和性，而被广泛研究与应用。H．264/AVC采用了先进的算法，主要有整数变换、1/4像素精度插值、多模式帧间预测、抗块效应滤波器和熵编码等。 @@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作为核心芯片，实现视频图像采集、存储、显示以及实现H．264/AVC部分算法的基本系统。 @@ FPGA以其设计灵活、高速、具有丰富的布线资源等特性，逐渐成为许多系统设计的首选，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 @@ 本文首先分析了FPGA的特点、设计流程、verilog语言等，然后对静态图像及视频图像的编解码进行详细的分析，比如H．264/AVC中的变换、量化、熵编码等：并以JM10．2为平台，运用H．264/AVC算法对视频序列进行大量的实验，对不同分辨率、量化步长、视频序列进行编解码以及对结果进行分析。接着以红色飓风II开发板为平台，进行视频图像的采集存储、显示分析，其中详细分析了SAA7113的配置、CCD信号的A/D转换、I2C总线、视频的数字化ITU-R BT．601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；最后运用verilog语言实现H．264/AVC部分算法，并进行功能仿真，得到预计的效果。 @@ 本文实现了整个视频信号的采集存储、显示流程，详细研究了H．264/AVC算法，并运用硬件语言实现了部分算法，对视频编解码芯片的设计具有一定的参考价值。 @@关键词：FPGA；H．264/AVC；视频；verilog；编解码
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
