用LSFR实现计数功能
用LSFR实现计数功能，可以减少对寄存器和少一个加法器，涉及verilog的人来说...
纸张计数技术资料
📦 资源总数：756
💻 源代码：3022
📚 纸张计数全部资料 (756个)
自定义打印纸张问题,可以随打印机的最小高度定义纸张大小
自定义打印纸张问题,可以随打印机的最小高度定义纸张大小...
实现频率计1 设计要求 设计基于AT89S51的频率设计电路 1.1 设计任务 (1) 测量方波的频率:1Hz~~10kHz； (2) 计数误差不超过±1HZ；
实现频率计1 设计要求 设计基于AT89S51的频率设计电路 1.1 设计任务 (1) 测量方波的频率:1Hz~~10kHz； (2) 计数误差不超过±1HZ；...
学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。...
学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。...
编译原理课程的词法分析器 并且能够判别科学计数法
编译原理课程的词法分析器 并且能够判别科学计数法...
递归下降分析法构造的语法分析机 能够判断科学计数法 可判别的运算符为+-*/（）
递归下降分析法构造的语法分析机 能够判断科学计数法 可判别的运算符为+-*/（）...
VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时
VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）；...
数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能
数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能...
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；...