Verilog HDL源码，显示器段数码管数字累加，测试通过
上传时间： 2016-11-23
上传用户：Breathe0125
神经网络也许是计算机计算的将来，一个了解它的好方法是用一个它可以解决的难题来说明。假设给出 500 个字符的代码段，您知道它们是 C、C++、Java 或者 Python。现在构造一个程序，来识别编写这段代码的语言。一种解决方案是构造一个能够学习识别这些语言的神经网络。这篇文章讨论了神经网络的基本功能以及构造神经网络的方法，这样就可以在编码时应用它们了。 根据一个简化的统计，人脑由百亿条神经组成 — 每条神经平均连结到其它几千条神经。通过这种连结方式，神经可以收发不同数量的能量。神经的一个非常重要的功能是它们对能量的接受并不是立即作出响应，而是将它们累加起来，当这个累加的总和达到某个临界阈值时，它们将它们自己的那部分能量发送给其它的神经。大脑通过调节这些连结的数目和强度进行学习。尽管这是个生物行为的简化描述。但同样可以充分有力地被看作是神经网络的模型。
上传时间： 2016-11-28
上传用户：alan-ee
C语言 对于给定的消息序列,按照模p信道编码 p=37(符号的个数） 数字“0”-“9”和字母“A”-“Z”和空格共37种符号。 “0” 0 “1” 1 ¨ “A” 10 “B” 11 设有某消息的符号序列为X=X1X2X3X4, 用下表的方式来求它们的和及累加和，然后加上适当的监督元，使累加和是模37的倍数
上传时间： 2016-12-31
上传用户：ljmwh2000
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出来。校时电路器是用来对“时”“分”“秒”显示数字进行校时调整的。 在同一ＣＰＬＤ芯片口集成如下电路模块：
上传时间： 2017-01-15
上传用户：独孤求源
通过在进程1中检测时钟上升沿，循环累加，触发进程2，一次输出高电平，使灯发光
上传时间： 2013-12-22
上传用户：cazjing
用地址表传递参数的形式，把1到100进行累加，结果以十进制形式在屏幕上显示出来。
上传时间： 2017-01-20
上传用户：daguda
内部定时器与中断实验 由8051内部定时器0按方式1工作，即作为16位定时器使用，每0.1秒钟T0溢出中断一次。要求编写程序模拟循环彩灯。彩灯变化花样为：由中间（L4、L5）两位开始向两侧依次累加点亮；全亮后由中间（L4、L5）两位开始向两侧依次累加熄灭；全灭后由两边（L1、L8）两位向中间依次累加点亮；全亮后由两边（L1、L8）两位向中间依次累加熄灭。各时序间隔为0.5秒，依此循环。
上传时间： 2017-01-21
上传用户：moerwang
使用如下所谓的简单变量“数据平移”方法来求出Fibonacci数列的第n项（的具体项值）并显示在屏幕上（正整数n通过键盘输入）：说明变量old1=1，old2=1，newItem；新的Fibonacci项newItem总是“距它最近”的前两项（old1与old2）的累加和。而后通过“old1=old2 old2=newItem ”进行所谓的“数据平移”。接着计算另一个新的Fibonacci项newItem，依次循环，直到求出数列的第n项时为止。
上传时间： 2017-02-01
上传用户：ccclll
网站计数器 在通常情况下，网站中都包含有一个网站计数器，用于网站的访问量和流量统计。用户注册后，纪录该用户的访问次数为0。用户登录成功后，累加该用户登录的次数，并且显示该次数、该网页被访问的次数及登录后用户的基本信息。
上传时间： 2017-03-19
上传用户：253189838
采用中微半导体有限公司的66P23芯片，0.5-1-2-4累加定时，温度显示范围：0~60，设置范围：15~35……
上传时间： 2013-11-29
上传用户：远远ssad
