累加
共 268 篇文章
累加 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 268 篇文章，持续更新中。
直接数字频率合成(DDS)基本原理
基于IEEE标准的数字信号处理架构，实现高精度频率合成。采用相位累加与波形查找表技术，支持灵活频率控制与低相位噪声输出，适用于通信与测试测量领域。
FPGA直接数字频率合成器(DDS)的设计
想要快速实现高精度信号生成？本资源提供完整的FPGA DDS设计，涵盖相位累加、波形查找与输出控制，适用于通信与测控场景。直接可用，提升开发效率。
DDS芯片AD9913应用笔记
难得一见的AD9913完整应用笔记，涵盖其可编程模数架构与基于累加器的DDS实现细节。技术文档深入解析信号生成机制与配置方法，适合射频与通信系统开发人员参考。
MC9S12脉冲累加器
该程序是学校飞思卡尔MC9S12XS128MAL实验平台上的程序，开发环境是Codewarrier 5.0 For S12,程序是购买实验平台时赠送的，是合肥工业大学编写的，每个模块均验证通过，代码很详细。
乘累加verilog设计
乘累加模块的设计，简单便于理解，有助于理解IP核中乘累加的设计
用计数器中断实现100以内的按键计数
用计数器中断实现100以内的按键计数
T0计数器中断实现按键技术，由于计数寄存器初值为1，因此
P3.4引脚的每次负跳变都会触发T0中断，实现计数值累加。
计数器的清零用外部中断0控制。
ecom串口助手
ecom串口助手是一款带CRC计算的串口(RS232)调试软件。
ecom串口助手支持常用的110 ~ 921600bps波特率，能设置校验、数据位和停止位，能以ASCII码或十六进制接收或发
送任何数据或字符（包括中文），能发送任意大小的文本文件，可以任意设定自动发送周期，并能将接收数据保存成
文本文件。带有文件或数据串的ModebusCRC16校验、CRC16校验、累加和校验、异或校验，
ld3320语音识别
所用语音芯片为ld3320 开发板位STC10L08xe
功能：说“你好”数码管7,8位显示01，依次累加
说“再见”数码管5,6位显示01，依次累加
说“谢谢”数码管3,4位显示01，依次累加
说“欢迎”数码管1,2位显示01，依次累加
该数码管位8位一体数码管，有8个74hc595控制，采用级联法。。
单片机基础 数码管00-99显示
比较基础的一个数字累加程序
从00到99显示 使用了tab的查表指令
DSP论文7-6
DSP数据通路基于累加器测试的结构可测性设计...........
串口调试工具
232，485串口调试工具。提供累加和校验和CRC校验两种方式。
GLONASS接收机快速捕获方案及其仿真
对GLONASS 接收机基带信号处理中的捕获过程进行研究，总结基带处理中目前可行的捕获
算法，提出一种适于快速捕获的基于FFT 的算法，并尝试使用二次曲线拟合的方法代替多次FFT 的方法对
相关峰值进行处理，得到更加精确的码相位，以便于更加精确的跟踪，针对低信噪比的情况，提出了两种
增强信噪比的累加方法，最后在Matlab 中进行算法的仿真。
51单片机99累加器
数码管实现99累加器。用于Keil C51环境编译，可用于单片机秒表设计。
基于DSP的取样数字式平均器的设计与实现
· 摘要： 介绍了微弱信号检测的背景和应用,提出以数字式多点平均器的算法来检测微弱信号,并从理论上进行了分析和论证.这种方法的核心是用累加平均来消除随机的噪声,增强确定的有用信号,改善被检测信号的信噪比,恢复出淹没于强背景噪声中的微弱信号,从而实现微弱信号检测.设计出了以TMS320C54x为核心处理器的数据处理系统,利用DSP实现时域信号的取样积累数字式平均算法,这种系统能
GLONASS接收机快速捕获方案及其仿真
· 摘要： 对GLONASS接收机基带信号处理中的捕获过程进行研究,总结基带处理中目前可行的捕获算法,提出一种适于快速捕获的基于FFT的算法,并尝试使用二次曲线拟合的方法代替多次FFT的方法对相关峰值进行处理,得到更加精确的码相位,以便于更加精确的跟踪,针对低信噪比的情况,提出了两种增强信噪比的累加方法,最后在Matlab中进行算法的仿真.这种方法可以方便地在FPGA+DSP
基于单片机控制的直流恒流源的设计
目前电源技术已逐步发展成为一门多学科互相渗透的综合性技术学科，它对现代通讯、电子仪器、计算机、工业自动化、电力工程、国防及某些高新技术提供高质量、高效率、高可靠性的电源起着关键作用。 本文设计了一种基于单片机控制的数控直流恒流源。该恒流源以AT89S52为控制核心，采用了高共模抑制比低温漂的运算放大器OP07和达林顿管TIP122构成恒流源的主体，配以高精度采样电阻及12位D/A芯片MAX532、
嵌入式超长指令语音压缩处理器的VLSI实现
· 摘要： 介绍了一款语音压缩专用处理器的设计思路,使用嵌入式FLASH超长指令字系统有效的提高了芯片的处理能力,同时将增强型算术逻辑单元、乘法器、乘累加器结合在一起,在改进的哈佛体系结构上实现了微控制器与DSP的单核设计.使用存储器操作指示寄存器、分层寄存器组,能够简化子程序调用方式.该微处理器采用0.25μmCMOS工艺实现,芯片面积为25mm2.仿真结果表明,在20MH
德州仪器TI的系列DSP
在DSP运用中的数据保真性很重要，因此在定点DSP中必须要特别考虑运算过程中可能出现的溢出等情况。在定点DSP中，累加器一般比存储器字长大，并特别设置了溢出模式位，可以选择在溢出情况下的处理方法，从而尽量降低数据失真。
直接数字频率合成器的FPGA实现
2005年全国单片机与嵌入式系统学术交流会论文，给出了基于FPGA芯片的直接数字频率合成器（DDS）的设计方法。并且在设计中采用流水线技术，以提高相位累加器的速度。
应用于数字锁相环的NCO设计
本文鉴于数字锁相环在实际应用中对信号频率的准确度和稳定度有较为严格的要求，设计一种应用于数字锁相环的数控振荡器（NCO，Number Controlled Oscillator）。基于直接数字频率合成（DDS）技术，介绍NCO工作原理，基于FPGA实现NCO，关键是相位累加器与波形存储器两个模块的设计，并利用QUARTUS对设计结果进行编译仿真。对NCO杂散信号进行频谱分析，并提出解决方法。该设计