虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

系统级

系统的安全涉及两类不同的问题:一类涉及到技术、管理、法律、道德和政治等问题;另一个涉及操作系统的安全机制。随着计算机应用范围扩大,在所有稍具有规模的系统中,都从多个级别上来保证系统的安全性。一般从系统级、用户级、目录级和文件级4个级别上对文件进行安全性管理。系统级是相对用户级或其他级而言的,是指对文件或程序进行管理的级别。
  • 系统深入得多

    系统深入得多,一些在第一本中只略微论及的高级内容,这里讲得完整透彻。理论与实践并重,可操作性强。例题都有可直接运行的matlab文件,正文中也给出了关键部份方便阅读。读完这本书,住真水平可以上一个台阶,基本上可以达到系统级仿真的能力。

    标签:

    上传时间: 2014-01-11

    上传用户:gxrui1991

  • 美国卡耐基梅陇大学SSD软件系列课程SSD2【计算机系统导论】介绍互联网环境中的计算机使用与维护基础;介绍计算机和网络的基本构成与功能。以及它们的运行与维护工具和过程。卡耐基·梅隆大学授权iCarne

    美国卡耐基梅陇大学SSD软件系列课程SSD2【计算机系统导论】介绍互联网环境中的计算机使用与维护基础;介绍计算机和网络的基本构成与功能。以及它们的运行与维护工具和过程。卡耐基·梅隆大学授权iCarnegie公司开发的面向工程型软件人才培训的本科系列课程。SSD设置的十门课程可为两个层次:信息系统导论、计算机系统导论、面向对象编程与设计、用户界面设计与测试以及数据结构与算法这五门课程是针对计算机编程人员的;系统级编程、数据库系统、网络和分布式系统、软件系统规范、测试和维护及软件项目的组织和管理这五门课程则是面向软件系统设计与开发人员的。

    标签: iCarne SSD2 SSD 大学

    上传时间: 2017-04-27

    上传用户:1101055045

  • 分析嵌入式系统对动态电源管理的需求

    分析嵌入式系统对动态电源管理的需求,并在此基础上提出了与之适应的,以策略框架为中心的系统级动态电源管理架构。

    标签: 嵌入式系统 动态 电源管理

    上传时间: 2013-12-22

    上传用户:3到15

  • 电路板级的电磁兼容设计.

    本文从以下几个部分进行论述:第一部分:电磁兼容性的概述第二部分:元件选择和电路设计技术第三部分:印制电路板的布线技术附录A:电磁兼容性的术语附录B:抗干扰的测量标准第一部分 电磁干扰和兼容性的概述电磁干扰和兼容性的概述电磁干扰是现代电路工业面对的一个主要问题。为了克服干扰,电路设计者不得不移走干扰源,或设法保护电路不受干扰。其目的都是为了使电路按照预期的目标来工作-即达到电磁兼容性。通常,仅仅实现板级的电磁兼容性这还不够。虽然电路是在板级工作的,但是它会对系统的其它部分辐射出噪声,从而产生系统级的问题。另外,系统级或是设备级的电磁兼容性必须要满足某种辐射标准,这样才不会影响其他设备或装置的正常工作。许多发达国家对电子设备和仪器有严格的电磁兼容性标准;为了适应这个要求,设计者必须从板级设计开始就考虑抑制电子干扰。

    标签: 电路板 电磁兼容

    上传时间: 2022-06-19

    上传用户:

  • 智能水位计的研究开发.rar

    水位计广泛应用于水利、石油、化工、冶金、电力等领域的自动检测和控制系统中.本文设计的智能水位计是吸收了国内外最新智能化仪表的设计经验,采用工业控制单片机,集水位采集、存储、显示及远程联网于一体,适用于各种液位及闸门开度的测量.它具有高精度、高可靠性、多功能和智能化等特点.针对研制任务的要求,课题期间研制了下位机系统硬件和软件,开发了上位机监控软件,其中所作的具体工作包括:测量原理的研究和在系统中的实现,在本次设计中用三种方法来进行水位测量,分别是旋转编码器法、液位压力传感器法和可变电阻器法;主控芯片的选择,我们选用了高集成度的混合信号系统级芯片C8051F021;实现了信号的采集和处理,包括信号的转换和在单片机内的运算;高集成度16位模数转换芯片AD7705在系统中的应用,我们完成了它与单片机的接口设计及程序编制任务;精确时钟芯片DS1302在系统中的应用,在此,我们实现了用单片机的I/O口与DS1302的连接和在软件中对时序的模拟,该芯片的应用给整台仪器提供了时间基准,方便了仪器的使用;另外,针对研制任务的要求,还给系统加上了一路4~20mA模拟信号电流环的输出电路来提供系统监测,该部分的实现是通过采用AD421芯片来完成的,本设计中完成了AD421与单片机的SPI接口任务,协调了它与AD7705芯片和单片机共同构成的SPI总线系统的关系,并完成了程序设计;与上位机的通信接口设计,该部分通过两种方法实现:RS232通信方式和RS485通信方式;系统设计方面还包括报警电路设计、操作键盘设计、电源监控电路设计、电压基准电路的设计.在硬件设计的基础上,对系统进行了软件设计,软件部分包括下位机单片机程序的设计和上位机监控软件的设计.在软硬件充分结合的情况下,实现了系统设计要求,很好地解决了以往的水位计中存在的问题,达到了高精度水位测量仪器的各项标准.

    标签: 水位计

    上传时间: 2013-06-20

    上传用户:libenshu01

  • 静电梳齿结构的MEMS分析和优化设计.rar

    微机电系统(MEMS)器件的构成涉及微电子、微机械、微动力、微热力、微流体学、材料、物理、化学、生物等多个领域,形成了多能量域并交叉耦合。为其产品的建模、仿真以及优化设计带来了较大的难度。由于静电驱动的原理简单使其成为MEMS器件中机械动作的主要来源。而梳齿结构在MEMS器件中有广泛的应用:微谐振器、微机械加速度计、微机械陀螺仪、微镜、微镊、微泵等。所以做为MEMS的重要驱动方式和结构形式,静电驱动梳齿结构MEMS器件的耦合场仿真分析以及优化设计对MEMS的开发具有很重要的意义。本课题的研究对静电驱动梳齿结构MEMS器件的设计具有较大的理论研究意义。 本文的研究工作主要包括以下几个方面: 1、采用降阶宏建模技术快速求解静电梳齿驱动器静电-结构耦合问题,降阶建模被用于表示微谐振器的静态动态特性。论文采用降阶建模方法详细分析了静电梳齿驱动器的各参数对所产生静电力以及驱动位移的关系;并对静电梳齿驱动器梳齿电容结构的静电场进行分析和模拟,深入讨论了边缘效应的影响;还对微谐振器动态特性的各个模态进行仿真分析,并计算分析了前六阶模态的频率和谐振幅值。仿真结果表明降阶建模方法能够快速、准确地实现多耦合域的求解。 2、从系统角度出发考虑了各个子系统对叉指式微机械陀螺仪特性的影响,系统详细地分析了与叉指状微机械陀螺仪性能指标-灵敏度密切相关的结构特性、电子电路、加工工艺和空气阻尼,并在此分析的基础上建立了陀螺的统一多学科优化模型并对其进行多学科优化设计。将遗传算法和差分进化算法的全局寻优与陀螺仪系统级优化相结合,证实了遗传算法和差分进化算法在MEMS系统级优化中的可行性,并比较遗传算法和差分进化算法的优化结果,差分进化算法的优化结果较大地改善了器件的性能。 3、从系统角度出发考虑了各个子系统对梳齿式微加速度计特性的影响,在对梳齿式微加速度计各个学科的设计要素进行分析的基础上,对各个子系统分别建立相对独立的优化模型,采用差分进化算法和多目标遗传算法对其进行优化设计。证实了差分进化算法和多目标遗传算法对多个子系统耦合的系统级优化的可行性,并比较了将多目标转换为单目标进行优化和采用多目标进行优化的区别和结果,优化结果使器件的性能得到了改善。

    标签: MEMS 静电

    上传时间: 2013-05-15

    上传用户:zhangjinzj

  • FPGA中多标准可编程IO端口的设计.rar

    现场可编程门阵列(FPGA,Field Programmable Gate Array)是可编程逻辑器件的一种,它的出现是随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中。现在,FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一,它的主要作用是提供封装引脚到CLB之间的接口,将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路,并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能,在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言,可选的I/O资源的特性包括:IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现,该课题是成都华微电子系统有限公司FPGA大项目中的一子项,目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块;同时针对以前设计的I/O模块不支持双端标准的缺点,要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路,与单端标准比较,LVDS具有很多优点: (1)LVDS传输的信号摆幅小,从而功耗低,一般差分线上电流不超过4mA,负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小,从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化,单端信号摆幅为400mV,这样允许输入共模电压从0.2V到2.2V范围内变化,也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺,辅助Xilinx公司FPGA开发软件ISE,设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构,它有灵活的可配置性和出色的适应能力,能支持大量的I/O标准,其中包括单端标准,也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征,这些特点可以改进和简化系统级的设计,为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证,性能参数已达到预期标准。

    标签: FPGA 标准 可编程

    上传时间: 2013-05-15

    上传用户:shawvi

  • MPEG2视频解码器的FPGA设计.rar

    MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准,其优秀性使之成为过去十年应用最为广泛的标准,也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容,建立系统级设计方案,设计FPGA原型芯片,并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面: 1.完成解码系统的体系结构的设计,采用了自顶而下的设计方法,实现系统的功能单元的划分;根据其视频解码的特点,确定解码器的控制方式;把视频数据分文帧内数据和帧间数据,实现两种数据的并行解码。 2.实现了具体模块的设计:根据本文研究的要求,在比特流格式器模块设计中提出了特有的解码方式;在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现,大大减少了变长数据解码的时间;IQ、IDCT模块采用流水的设计方法,减少数据计算的时间:运动补偿模块,针对模块数据运算量大和访问帧存储器频繁的特点,采用四个插值单元同时处理,增加像素缓冲器,充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件,通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证,取得了良好的解码效果。 整个设计采用Verilog HDL语言描述,通过了现场可编程门阵列(FPGA)的原型验证,并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试,本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。

    标签: MPEG2 FPGA 视频解码器

    上传时间: 2013-07-27

    上传用户:ice_qi

  • WCDMA数字直放站中数字预失真研究及其FPGA实现.rar

    现代社会对各种无线通信业务的需求迅猛增长,这就要求无线通信在具有较高传输质量的同时,还必须具有较大的传输容量。这种需求要求在无线通信中必须采用效率较高的线性调制方式,以提高有限频带带宽的数据速率和频谱利用率,而效率较高的调制方式通常会对发端发射机的线性要求较高,这就使功率放大器线性化技术成为下一代无线通信系统的关键技术之一。 在本文中,研究了前人所提出的各种功放线性化技术,如功率回退法、正负反馈法、预失真和非线性器件法等等,针对功率放大器对信号的失真放大问题进行研究,对比和研究了目前广泛流行的自适应数字预失真算法。在一般的自适应数字预失真算法中,主要有两类:无记忆非线性预失真和有记忆非线性预失真。无记忆非线性预失真主要是通过比较功率放大器的反馈信号和已知输入信号的幅度和相位的误差来估计预失真器的各种修正参数。而有记忆非线性预失真主要是综合考虑功率放大器非线性和记忆性对信号的污染,需要同时分析信号的当前状态和历史状态。在对比完两种数字预失真算法之后,文章着重分析了有记忆预失真算法,选择了其中的多项式预失真算法进行了具体分析推演,并通过软件无线电的方法将数字信号处理与FPGA结合起来,在内嵌了System Generator软件的Matlab/Simulink上对该算法进行仿真分析,证明了这个算法的性能和有效性。 本文另外一个最重要的创新点在于,在FPGA设计上,使用了系统级设计的思路,与Xilinx公司提供的软件能够很好的配合,在完成仿真后能够直接将代码转换成FPGA的网表文件或者硬件描述语言,大大简化了开发过程,缩短了系统的开发周期。

    标签: WCDMA FPGA 数字

    上传时间: 2013-06-20

    上传用户:handless

  • WCDMA数字直放站数字上下变频及降低峰均比的研究与FPGA实现.rar

    随着3G网络建设的展开,移动用户数量逐渐增加,用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中,基站成本在网络投资中占有很大比例,并且基站选址是建网的主要难题之一。同基站相比,直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前,直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低,同时设备间没有统一的协议规范,无法满足系统厂商与直放站厂商的兼容,所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标,以实现数字中频系统为研究重心,围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状,阐述了数字直放站系统的设计思想及总体实现框图,并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍,涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等,在理论基础上阐述了一些具体模块的高效实现方案,最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中,降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法,然后针对目前常用的几种算法进行了仿真分析,最后在综合考虑降低峰均比效果与实现复杂度的基础上,提出了改进的二次限幅算法。通过仿真验证算法的有效性后,针对其中的噪声整形滤波器提出了“先分解,再合成”的架构实现方式,并指出其中间级窄带滤波器采用内插级联的方式实现,最后整个算法在FPGA上实现。 在软件无线电思想的指导下,本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准,完成了系统的仿真测试和实物测试。最后得出结论:该系统实现了WCDMA数字直放站数字中频的基本功能,并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。

    标签: WCDMA FPGA 数字

    上传时间: 2013-07-07

    上传用户:林鱼2016