实现了一种用于上位机和FPGA处理板之间通信的可重配置接口，详细介绍了该接口的包格式设计和FPGA逻辑设计。仿真结果表明，该可重配置接口能根据信令，实现准实时在线参数配置，满足多种主流通信体制的不同速率要求。
上传时间： 2013-10-22
上传用户：herog3
省网优中心主要通过分公司上报的网优月报、网管中心生成的相关报表来掌握全省网络的运行情况，时效性差且数据不完备；分公司网优中心主要是通过网管中心获取性能报告、告警报告、登录到相关网元查看配置参数来进行日常优化工作，操作复杂并且费时，优化人员虽然付出了很多时间，但工作效率却不是很高。上述这些问题都对深层次的网络优化是一个制约，Noss的目的就是利用数据库技术分省公司、市公司两个层面从海量数据中提取有用信息，整合优化工作所需的各种数据，结合优化工作实际经验，按需定制，使之简单易用，使优化人员从复杂、繁琐、费时的操作中摆脱出来。因此，采集、整合、转化网络的配置数据、性能数据、告警数据和工程数据，对网络运行情况进行深入的分析和再现，就成了Noss建设中的重要课题。
上传时间： 2014-12-30
上传用户：yimoney
基站数据配置及OSS日常操作 1 前言 2 名词解释 3 准备工作
上传时间： 2014-02-22
上传用户：名爵少年
定时器控制数码管动态显示
上传时间： 2013-10-27
上传用户：wutong
MAX7221控制数码管动态显示
上传时间： 2013-10-08
上传用户：star_in_rain
BCDa译码数码管显示数字
上传时间： 2013-11-19
上传用户：410805624
用DS1302与数码管设计的可调式电子钟1 源代码
上传时间： 2013-11-18
上传用户：1142895891
单片机C语言程序设计实例—基于8051+Proteus仿真-单只数码管循环显示0-9。
上传时间： 2013-10-19
上传用户：yl8908
基于三星44B0的数码管-MDK程序
上传时间： 2013-10-21
上传用户：zjwangyichao
CH451 使用一个系统时钟信号来同步芯片内部的各个功能部件，例如，当系统时钟信号的频率变高时，显示驱动刷新将变快、按键响应时间将变短、上电复位信号的宽度将变窄、看门狗周期也将变短。一般情况下，CH451 的系统时钟信号是由内置的阻容振荡提供的，这样就不再需要任何外围电路，但内置RC 振荡的频率受电源电压的影响较大，当电源电压降低时，系统时钟信号的频率也随之降低。在某些实际应用中，可能希望CH451 提供更长或者更短的显示刷新周期、按键响应时间等，这时就需要调节系统时钟信号的频率。CH451 提供了CLK 引脚，用于外接阻容振荡。当在CLK 引脚与地GND 之间跨接电容后，系统时钟信号的频率将变低；当在CLK 引脚与正电源VCC 之间跨接电阻后，系统时钟信号的频率将变高。因为CH451 的系统时钟信号被用于芯片内部的所有功能部件，所以其频率不宜进行大幅度的调节，一般情况下，跨接电容的容量在5pF 至100pF 之间，跨接电阻的阻值在20KΩ至500KΩ之间。跨接一个47pF 的电容则频率降低为一半，跨接一个47KΩ的电阻则频率升高为两倍。另外，CH451 的CLK 引脚可以直接输入外部的系统时钟信号，但外部电路的驱动能力不能小于±2mA。CH451 在CLKO 引脚提供了系统时钟信号的二分频输出，对于一些不要求精确定时的实际应用，可以由CLKO 引脚向单片机提供时钟信号，简化外围电路。 单片机接口程序下面提供了U1（MCS-51 单片机）与U2（CH451）的接口程序，供参考。;**********************;需要主程序定义的参数CH451_DCLK BIT P1.7 ;串行数据时钟,上升沿激活CH451_DIN BIT P1.6 ;串行数据输出,接CH451 的数据输入CH451_LOAD BIT P1.5 ;串行命令加载,上升沿激活CH451_DOUT BIT P3.2 ;INT0,键盘中断和键值数据输入,接CH451 的数据输出CH451_KEY DATA 7FH ;存放键盘中断中读取的键值
上传时间： 2013-11-22
上传用户：671145514
