基站数据配置及OSS日常操作 1 前言 2 名词解释 3 准备工作
上传时间： 2014-02-22
上传用户：名爵少年
三层数据配置程序 很简单，思路很清楚。 一般来说都可以看懂， delphi源码
上传时间： 2013-12-19
上传用户：xwd2010
系统需要经过有效的数据配置和正确身份验证才可以登录。 2）将登录本系统的身份定为一种管理员，只有被管理员授权的用户才可以使用本系统的资源。 3）系统提供对个人信息进行录入、查询、统计和窗口设置。 管理员： （1）个人基本资料查询、修改、删除 （2）个人数据备份资料； （3）管理员口令修改，添加用户； （4）个人信息录入；
上传时间： 2014-01-14
上传用户：lhc9102
数据配置信息 登录数据库为sa 密码123 登录界面的用户信息:shichang 密码:sc
上传时间： 2013-12-16
上传用户：lz4v4
智能车程序的数据配置文件，一切硬件配置和变量，重要
上传时间： 2017-06-10
上传用户：851197153
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必须重新下载,并且器件支持多种配置方式,所以研究FPGA器件的配置方案在FPGA系统设计中具有极其重要的价值,这也给用于可编程逻辑器件编程的配置接口电路和实验开发设备提出了更高的要求。 本论文基于IEEE1149.1标准和USB2.0技术,完成了FPGA配置接口电路及实验开发板的设计与实现。作者在充分理解IEEE1149.1标准和USB技术原理的基础上,针对Altcra公司专用的USB数据配置电缆USB-Blaster,对其内部工作原理及工作时序进行测试与详细分析,完成了基于USB配置接口的FPGA芯片开发实验电路的完整软硬件设计及功能时序仿真。作者最后进行了软硬件调试,完成测试与验证,实现了对Altera系列PLD的配置功能及实验开发板的功能。 本文讨论的USB下载接口电路被验证能在Altera的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件,其兼容性较现有设计有所提高。由于PLD(Programmable Logic Device)厂商对其知识产权严格保密,使得基于USB接口的配置电路应用受到很大限制,同时也加大了自行对其进行开发设计的难度。 与传统的基于PC并口的下载接口电路相比,本设计的基于USB下载接口电路及FPGA实验开发板具有更高的编程下载速率、支持热插拔、体积小、便于携带、降低对PC硬件伤害,且具备其它下载接口电路不具备的SignalTapII嵌入式逻辑分析仪和调试NiosII嵌入式软核处理器等明显优势。从成本来看,本设计的USB配置接口电路及FPGA实验开发板与其同类产品相比有较强的竞争力。
上传时间： 2013-04-24
上传用户：lingduhanya
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必须重新下载,并且器件支持多种配置方式,所以研究FPGA器件的配置方案在FPGA系统设计中具有极其重要的价值,这也给用于可编程逻辑器件编程的配置接口电路和实验开发设备提出了更高的要求。 本论文基于IEEE1149.1标准和USB2.0技术,完成了FPGA配置接口电路及实验开发板的设计与实现。作者在充分理解IEEE1149.1标准和USB技术原理的基础上,针对Altcra公司专用的USB数据配置电缆USB-Blaster,对其内部工作原理及工作时序进行测试与详细分析,完成了基于USB配置接口的FPGA芯片开发实验电路的完整软硬件设计及功能时序仿真。作者最后进行了软硬件调试,完成测试与验证,实现了对Altera系列PLD的配置功能及实验开发板的功能。 本文讨论的USB下载接口电路被验证能在Altera的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件,其兼容性较现有设计有所提高。由于PLD(Programmable Logic Device)厂商对其知识产权严格保密,使得基于USB接口的配置电路应用受到很大限制,同时也加大了自行对其进行开发设计的难度。 与传统的基于PC并口的下载接口电路相比,本设计的基于USB下载接口电路及FPGA实验开发板具有更高的编程下载速率、支持热插拔、体积小、便于携带、降低对PC硬件伤害,且具备其它下载接口电路不具备的SignalTapII嵌入式逻辑分析仪和调试NiosII嵌入式软核处理器等明显优势。从成本来看,本设计的USB配置接口电路及FPGA实验开发板与其同类产品相比有较强的竞争力。
上传时间： 2013-06-06
上传用户：2525775
NI LabVIEW7.1的仿真接口工具包。 连接LabVIEW用户界面和在MathWorks.公司的Simulink® 软件中运行的仿真模型 NI LabVIEW能够与Simulink软件开发出的模块交互 将模型连至实时I/O, 实现建模、部署、HIL仿真 通过基于配置的对话, 轻松添加数据采集、CAN和FPGA I/O 借助多通道数据配置, 将激励应用于模型 以通道为单位指定多速率数据采集, 优化文件大小和应用性能
标签： LabVIEW Simulink MathWorks NI
上传时间： 2014-01-04
上传用户：wang0123456789
/产初始化RTL8019AS，PAGE2寄存器只读，PAGE3寄存器不是NE2000兼容的，均不用设置材/使用0x40-0x4b为网卡的发送缓冲区，共12页，刚好存储2个最大的以太网数据包。使用0x4c-0x7f为网卡的接收缓冲区，共52页，因此PSTART=0x4c，PSTOP=0x80（0x80为停止页，接收缓冲区直到Ox7f，不包括0x80），刚开始时，网卡没有接收到任何数据包，因此BNRY设置为指向第一个接收缓冲区的页0x4c）*/void RTL8019lnitO REG00=0×21；/选择页0的寄存器，网卡停止运行，因为还没有初始化REGO1=Ox4c；/寄存器PSTART，设置接收缓冲区的起始页的地址REG02=0×80；/寄存器PSTOP，设置接收缓冲区的结束页的地址REG03=0x4c；//寄存器BNRY，设置为指向第一个接收缓冲区的页Ox4c（用作读指针）REG04=0x40；/寄存器TPSR.发送起始页地址初始化为指向第一个发送缓冲区的页REGOx=0xce；/*接收配置寄存器RCR，设置为仅接收自己地址的数据包以及广播地址和多点播送地址数据包，小于64字节的包丢弃，校验错的数据包不接收材REG0d=0xe0；/发送配置寄存器TCR，设置为启用crc自动生成和校验，正常模式工作REG0e=0xc8；/*数据配置寄存器DCR，设置为使用FIFO缓存，普通模式，8位数据传输，字节顺序为高位字节在前，低位字节在后*制REGOf=0x00；/中断屏蔽资存器IMR，设置为屏蔽所有中断SelectPage（l）；/选择页l的寄存器REG07-0x4d；/寄存器CURR.设置为指向当前正在写的页的下一页（用作写指针）
上传时间： 2022-06-23
上传用户：hao123
RSM系列数据采集模块配置测试工具 应用程序
上传时间： 2013-10-22
上传用户：MATAIYES
