单片机键盘扫描之状态机实现:在编写单片机程序的过程中，键盘作为一种人机接口的实现方式，是很常用的。而一般的实现方法大概有：1、外接键盘扫描芯片（例如8279，7279 等等），然后由该芯片来完成去抖、键值读取、中断请求等功能。然后单片机响应中断并读取键值，有的时候也可以采用轮训的方式。2、如果按键数比较少，那么可以直接将按键接到单片机的IO 口，然后各按键取逻辑或再送到单片机的中断管脚（对于51 体系），单片机响应中断后再去读取IO 口的数据。如果单片机的中断向量比较多（例如AVR 系列的单片机，每个IO都可以作为中断），那么也可以直接把各个按键接到各个具有中断功能的IO 上面。在中断处理程序中往往需要执行这样一个操作序列：延时一定时间来去抖，如果按键有效那么等待按键释放。
上传时间： 2014-12-28
上传用户：zhang97080564
基于单片机的LED汉字显示屏设计与制作：在大型商场、车站、码头、地铁站以及各类办事窗口等越来越多的场所需要用LED点阵显示图形和汉字。LED行业已成为一个快速发展的新兴产业，市场空间巨大，前景广阔。随着信息产业的高速发展，LED显示作为信息传播的一种重要手段，已广泛应用于室内外需要进行服务内容和服务宗旨宣传的公众场所，例如户内外公共场所广告宣传、机场车站旅客引导信息、公交车辆报站系统、证券与银行信息显示、餐馆报价信息豆示、高速公路可变情报板、体育场馆比赛转播、楼宇灯饰、交通信号灯、景观照明等。显然，LED显示已成为城市亮化、现代化和信息化社会的一个重要标志。 本文基于单片机(AT89C51)讲述了16×16 LED汉字点阵显示的基本原理、硬件组成与设计、程序编译与下载等基本环节和相关技术。2 硬件电路组成及工作原理本产品拟采用以AT89C51单片机为核心芯片的电路来实现，主要由AT89C51芯片、时钟电路、复位电路、列扫描驱动电路(74HC154)、16×16 LED点阵5部分组成，如图1所示。 其中，AT89C51是一种带4 kB闪烁可编程可擦除只读存储器(Falsh Programmable and Erasable Read OnlyMemory，FPEROM)的低电压、高性能CMOS型8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，能够进行1 000次写／擦循环，数据保留时间为10年。他是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。因此，在智能化电子设计与制作过程中经常用到AT89C51芯片。时钟电路由AT89C51的18，19脚的时钟端(XTALl及XTAL2)以及12 MHz晶振X1、电容C2，C3组成，采用片内振荡方式。复位电路采用简易的上电复位电路，主要由电阻R1，R2，电容C1，开关K1组成，分别接至AT89C51的RST复位输入端。LED点阵显示屏采用16×16共256个象素的点阵，通过万用表检测发光二极管的方法测试判断出该点阵的引脚分布，如图2所示。 我们把行列总线接在单片机的IO口，然后把上面分析到的扫描代码送人总线，就可以得到显示的汉字了。但是若将LED点阵的行列端口全部直接接入89S51单片机，则需要使用32条IO口，这样会造成IO资源的耗尽，系统也再无扩充的余地。因此，我们在实际应用中只是将LED点阵的16条行线直接接在P0口和P2口，至于列选扫描信号则是由4-16线译码器74HC154来选择控制，这样一来列选控制只使用了单片机的4个IO口，节约了很多IO资源，为单片机系统扩充使用功能提供了条件。考虑到P0口必需设置上拉电阻，我们采用4.7 kΩ排电阻作为上拉电阻。
上传时间： 2013-10-16
上传用户：ywcftc277
82C59A-2是为简化微处理机系统中断接口而实现的LSI外围芯片。也叫做PIC（Programmable Interrupt Controller）。是高性能高速度芯片。在多级优先级中断系统内82C59A-1402已经把CPU从对任务的轮询中解救出来。PCI可由软件进行控制，使用于各种不同的环境，联级可接受8~64个中断输入。 管脚与NMOS8259A-2兼容单片8级优先级，级联可扩64级多种可编程中断方式各自专用的请求屏蔽能力与Intel系列机兼容全部采用静态设计低功耗5V的电源供电。
上传时间： 2013-10-30
上传用户：zhliu007
高性能可编程DMA控制接口82C37A-54.1 概述对象实体：直接存储器访问（DMA）控制接口芯片82C37A-5芯片的特点：1、管脚引线与NMOS 8237A-5兼容。2、允许/禁止单独DMA请求控制。3、频率从0~5MHz区间全静态设计。4、低电平操作。 5、4个各自独立的DMA通道并独立的进行初始化。6、存储器到存储器之间传送。7、存储器模块初始化处理。8、地址的增量和减量。9、传送速率可达1.6MB/s.10、可直接扩展成任意数量的通道。11 、终止传送的过程即输入结束。12、软件请求。13、独立信号DREQ和信号DACK的极性控制。4.2 82C37A-5的体系结构4.2.1 基本结构描述1. 82C37A-5内部配备了规模为344位的内部存储器，它是以寄存器的形式出现的。2. 配有3个基本的控制模块： （1）定时及控制模块； （2）优先级编码及循环优先级控制模块；（3）命令控制模块； 3. 12个不同类型的寄存器 。图 4-1 82C37A-5结构图EOP# A0~A3RESETCS#. IOW# DREQ0~DREQ3HLDAHRQ DB0~DB7DACK0~DACK3
上传时间： 2013-10-21
上传用户：ming52900
设计一个单片机控制的简易定时报警器。要求根据设定的初始值（1-59秒）进行倒计时，当计时到0时数码管闪烁“00”（以1Hz闪烁），按键功能如下：（1）设定键：在倒计时模式时，按下此键后停止倒计时，进入设置状态；如果已经处于设置状态则此键无效。（2）增一键：在设置状态时，每按一次递增键，初始值的数字增1。（3）递一键：在设置状态时，每按一次递减键，初始值的数字减1。（4）确认键：在设置状态时，按下此键后，单片机按照新的初始值进行倒计时及显示倒计时的数字。如果已经处于计时状态则此键无效。3.1.2 模块1:系统设计（1）任务分析与整体设计思路根据题目的要求，需要实现如下几个方面的功能。计时功能：要实现计时功能则需要使用定时器来计时，通过设置定时器的初始值来控制溢出中断的时间间隔，再利用一个变量记录定时器溢出的次数，达到定时1秒中的功能。然后，当计时每到1秒钟后，倒计时的计数器减1。当倒计时计数器到0时，触发另一个标志变量，进入闪烁状态。显示功能：显示倒计时的数字要采用动态扫描的方式将数字拆成“十位”和“个位”动态扫描显示。如果处于闪烁状态，则可以不需要动态扫描显示，只需要控制共阴极数码管的位控线，实现数码管的灭和亮。键盘扫描和运行模式的切换：主程序在初始化一些变量和寄存器之后，需要不断循环地读取键盘的状态和动态扫描数码管显示相应的数字。根据键盘的按键值实现设置状态、计时状态的切换。 （2）单片机型号及所需外围器件型号，单片机硬件电路原理图选用MCS-51系列AT89S51单片机作为微控制器，选择两个四联的共阴极数码管组成8位显示模块，由于AT89S51单片机驱动能力有限，采用两片74HC244实现总线的驱动，一个74HC244完成位控线的控制和驱动，另一个74HC244完成数码管的7段码输出，在输出口上各串联一个100欧姆的电阻对7段数码管限流。由于键盘数量不多，选择独立式按键与P1口连接作为四个按键输入。没有键按下时P1.0-P1.3为高电平，当有键按下时，P1.0-P1.3相应管脚为低电平。电路原理图如图3-1所示。
上传时间： 2013-11-13
上传用户：曹云鹏
带I2C串行CMOS EEPROM、精密复位控制器和看门狗定时器的监控电路 特性 看门狗监控SDA信号 (CAT1161) 兼容400KHz 的I2C总线 操作电压范围为2.7V～6.0V 低功耗CMOS 技术 16 字节的页写缓冲区 内置误写保护电路－Vcc锁定－写保护管脚WP 复位高电平或低电平有效－精确的电源电压监控－支持5V，3.3V 和3V 的系统－5个复位门槛电压可供选择 1,000,000个编程/擦除周期 手动复位 数据可保存100 年 8 脚DIP 封装或8 脚SOIC 封装 商业和工业级温度范围描述CAT1161/2 为基于微控器的系统提供了一个完整的存储器和电源监控解决方案。它们利用低功耗CMOS技术将16k带硬件存储器写保护功能的串行EEPROM 存储器、用于掉电保护的电源监控电路和一个看门狗定时器集成到一块芯片上。存储器采用I2C 总线接口。当系统由于软件或硬件干扰而被终止或“挂起”时，1.6 秒的看门狗电路将复位系统，使系统恢复正常。CAT1161的看门狗电路监控着SDA，这就可以省去额外的PC板跟踪电路。低价位的CAT1162不含看门狗定时器。电源监控和复位电路可在系统上电/下电时保护存储器和系统控制器，防止掉电条件的产生。CAT1161/2的5个门槛电压可支持5V、3.3V和3V的系统。一旦电源电压超出范围，复位信号有效，禁止微控制器、ASIC或外围器件继续工作。复位信号在电源电压超过复位门槛电压后的200ms内仍保持有效。由于带有高电平和低电平复位信号，因此CAT1161/2可以很方便地连接到微控制器和其它IC。另外，复位管脚还可用作手动按键复位的去抖输入。 CAT1161/2 的存储器构造成16字节的页。除此之外，写保护管脚WP和VCC 检测电路提供的硬件数据保护功能可防止在Vcc降到低于复位门槛电压或上电时Vcc上升到复位门槛电压之前对存储器的写操作。器件包含8脚DIP和表贴8脚SOIC两种封装形式。
上传时间： 2014-03-19
上传用户：虫虫虫虫虫虫
PLC TM卡开发系统汇编程序(ATM8051) ;***************** 定义管脚*************************SCL BIT P1.0SDA BIT P1.1GC BIT P1.2BZ BIT P3.6LEDI BIT P1.4LEDII BIT P1.5OK BIT 20H.1OUT1 BIT P1.3OUT2 BIT P1.0OUT3 BIT P1.1RXD BIT P3.0TXD BIT P3.1PCV BIT P3.2WPC BIT P3.3RPC BIT P3.5LEDR BIT P3.4LEDL BIT P3.6TM BIT P3.7;********************定义寄存器***********************ROMDTA EQU 30H;NUMBY EQU 61H;SLA EQU 60H;MTD EQU 2FH;MRD EQU 40H;TEMP EQU 50H;;ORG 00H;;INDEX:MOV P1, #00H;MOV P2, #0FFHMOV MTD ,#00HCALL REEMOV R0,40HCJNE R0,#01,NO;MOV P2,#1CHLJMP VIMEN MOV P2,#79HACALL TOUCHRESET ;JNC NO ;CALL READTM ;CJNE A,#01H,NO;NOPMOV MTD, #00HCALL WEENOPMOV P2,#4AHSETB BZCALL TIMECLR BZMOV PCON, #0FFHVIME:CALL TIME1CALL TOUCHRESETJNC VIMECALL READTMCJNE A, #01H,VIME;NOPNOPNOPIII: MOV MTD,#00HCALL REECALL BBJNB OK,NO1LJMP ZHUNO1:MOV MTD,#10H
上传时间： 2014-03-24
上传用户：448949
在C8051F系列单片机中集成有多通道8位、10位、12位或16位的SAR型ADC，能够满足大多数数据采集的应用需求；集成跟踪和保持电路；集成模拟多路复用器(AMUX)。 采样频率从100ksps到1Msps。 片内温度传感器可直接配置到ADC的输入端。 C8051F04x系列集成可编程增益放大器(PGA)和高电压差分放大器(HVDA)，可接受60V的差动模拟电压输入。 集成越限检测器，可监视模拟量的变化范围，越限能产生中断。 C8051F06x系列集成DMA接口，提高对转换结果的读取效率。 ADC转换启动方式：软件设置寄存器位启动；定时器溢出启动；外部管脚信号启动。
上传时间： 2013-10-13
上传用户：jx_wwq
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
