目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
EDA工程建模及其管理方法研究2 1 随着微电子技术与计算机技术的日益成熟，电子设计自动化(EDA)技术在电子产品与集成电路 (IC)芯片特别是单片集成(SoC)芯片的设计应用中显得越来越重要。EDA技术采用“自上至下”的设计思想，允许设计人员能够从系统功能级或电路功能级进行产品或芯片的设计，有利于产品在系统功能上的综合优化，从而提高了电子设计项目的协作开发效率，降低新产品的研发成本。 近十年来，EDA电路设计技术和工程管理方面的发展主要呈现出两个趋势： (1) 电路的集成水平已经进入了深亚微米的阶段，其复杂程度以每年58％的幅度迅速增加，芯片设计的抽象层次越来越高，而产品的研发时限却不断缩短。 (2) IC芯片的开发过程也日趋复杂。从前期的整体设计、功能分，到具体的逻辑综合、仿真测试，直至后期的电路封装、排版布线，都需要反复的验证和修改，单靠个人力量无法完成。IC芯片的开发已经实行多人分组协作。由此可见，如何提高设计的抽象层次，在较短时间内设计出较高性能的芯片，如何改进EDA工程管理，保证芯片在多组协作设计下的兼容性和稳定性，已经成为当前EDA工程中最受关注的问题。
上传时间： 2013-10-15
上传用户：shen007yue
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
为了对航空发动机装配过程进行有效地监控与控制，提高产品的装配质量与效率，降低出错率，本文提出了一种装配过程控制的管理平台，建立了装配技术状态的数据模型， 实现对整个装配数据的管理与跟踪，采用三维装配工艺可视化提高了装配的理解性，并对物料的流转状态进行控制，从而对整个航空发动机装配过程进行有效的控制。
上传时间： 2013-11-19
上传用户：mahone
水资源无线远程抄表监控管理系统系统适用于从江河、湖泊和地下水取水的各类取水户水资源取水计量实时监测。
上传时间： 2015-01-02
上传用户：WMC_geophy
简介对船用柴油机的日常操作，维护管理，和应急情况下的处理程序。
上传时间： 2013-10-24
上传用户：a471778
bms锂电池管理系统方案
上传时间： 2015-01-02
上传用户：gtzj
针对电子系统容易出现的热失效问题，论述在电子系统的热管理设计与验证中，对半导体器件结温的估算和测量方法。通过测量半导体器件内部二极管参数，来绘制二极管正向压降与其温度关系曲线，进而求解出器件的结温估算值，以指导热管理设计；采用热分布测量和极值测量来计算器件的实际结温，对热管理设计进行评估、验证。使用所述估算和测量方法，可到达±5%精确度的半导体结温测算，能够有效评估器件在特定电子系统中的热可靠性，为实现可靠热管理提供可信的数据分析基础。
上传时间： 2013-11-10
上传用户：jjq719719
基于删除平均（CM）和单元平均（CA）提出了一种新型的恒虚警率检测器,它采用CM和CA产生局部估计,再将这两个局部估计与检测单元进行比较,取逼近于检测单元的局部估计作为总的杂波功率估计。在SwerlingⅡ型目标假设和高斯杂波下,推导出它的检测概率Pd和虚警概率Pfa的解析表达式。
上传时间： 2014-08-19
上传用户：hn891122
随着网络信息容量的膨胀，如何高效地存储和管理海量图片数据，传统的数据管理技术难以满足这些应用所提出的对数据管理的需求。针对云计算应用的特点和需求，借鉴传统数据管理技术的理念，提出了一种基于CouchDB的高可扩展、高可靠的海量图片存储管理系统。系统采用分布式文件系统、分布式数据库等技术，支持海量数据存储、资源目录和交换体系以及并行程序处理，可提供从数据到处理功能的一体化服务。实验证明，本系统具有可行性，能满足空间信息服务的多种需求。
上传时间： 2013-11-22
上传用户：lacsx
