基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序...
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序...
FPGA设计频率计全套资料,我希望对大家啊好似有用的...
MAXPLUS_环境下的频率计设计及其完善...
一个自己用keil和Proteus设计的C51频率计代码,与大家一同分享!...
自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸...
用单片机AT89s52和epm7128设计的频率计...
用vhdl编写的基于fpga的数字频率计程序算法...
AT89S52单片机组成的0-500kHz频率计,C代码...
8位十进制显示数字频率计(带周期)设计报告...
基于51单片机的数字频率计资料...