04_使用Timequest约束和分析源同步电路
标签： Timequest 分 同步电路
上传时间： 2013-10-30
上传用户：ZJX5201314
01_静态时序分析基本原理和时序分析模型
标签： 静态时序分析 时序分析 模型
上传时间： 2013-11-17
上传用户：evil
在ISE中直接调用chipscope进行在线逻辑分析
标签： chipscope ISE 逻辑分析
上传时间： 2013-11-15
上传用户：thing20
使用Quartus II Timequest时序分析器约束分析设计
标签： Timequest Quartus II 时序
上传时间： 2013-11-12
上传用户：yy_cn
首先介绍了采用直接数字频率合成（DDS）技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法，然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点，其中重点分析了幅度量化杂散产生的误差及其原因，最后针对DDS原理上存在的幅度量化杂散，利用FPGA时钟频率可调的特点，重点提出了基于FPGA实现的DDS正弦信号发生器的两种改进方法，经过MATLAB仿真验证，改进方法较好的抑制了幅度量化杂散，减小了误差。
标签： FPGA DDS 杂散分析
上传时间： 2013-10-09
上传用户：ssj927211
时序分析的好资料
标签： 时序分析
上传时间： 2013-11-07
上传用户：hustfanenze
信号完整性 分析 新手入门知识
标签： 信号完整性 分
上传时间： 2013-10-18
上传用户：wanqunsheng
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
标签： Altera FPGA DSP 28
上传时间： 2014-12-28
上传用户：18888888888
针对目前PLC实践教学中存在的问题， 如设备投入不足、学生学习兴趣不高等， 提出将MCGS组态软件与PLC控制技术相结合来设计监控系统，并以混料简易控制为例，讲解组态控制系统的构造过程。实践证明，该上位机监控系统可以模拟现场自动设备系统的工艺流程，可以与PLC实施信息交互，可以实时监控PLC工作。此改革既可缓解高校PLC实践教学设备投入不足的困难，又可提高学生的学习兴趣，培养学生PLC控制系统的综合开发能力。
标签： MCGS PLC 组态技术 实践教学
上传时间： 2013-11-22
上传用户：mqien
在分析和比较现有电力测温技术的基础上，从标签的选用和读卡器的设计两方面介绍了一种新型的射频监控系统的设计方案,重点介绍了系统在Window CE操作系统下的软件功能的设计，并给出了系统软件设计的整体流程图。
标签： RFID 电力 温度监控系统 分
上传时间： 2013-11-18
上传用户：ouyang426
