基于vhdl的移位寄存器设计
16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口...
16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口...
并入串出移位寄存器和8路并行输出串行移位寄存器的VHDL代码,经Quartus II 5.1验证可用...
线性反馈移位寄存器的matlab实现,可以任意设置抽头(抽头数小于等于3)...
The CD4094BC consists of an 8-bit shift register and a 3-STATE 8-bit latch. Data is shifted seri...
资料->【B】电子技术->【B5】通信技术->【1】通信协议->【串口】(UART、RS232、RS485)->移位寄存器的串行扩展技术.pdf...