该文档为FPGA_ASIC-NiosSoC系统中的BCH编解码IP核的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： fpga
上传时间： 2022-03-12
上传用户：
关于5g-ldpc的编解码程序，适合新手学习参考
上传时间： 2022-04-25
上传用户：1208020161
DVBS2fec短帧，编解码全部程序，包括BCH，LDPC,交织等前向纠错编解码全部程序，仿真通过
上传时间： 2022-05-01
上传用户：qdxqdxqdxqdx
关于曼彻斯特编解码Verilog代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
上传时间： 2022-05-22
上传用户：kent
信道编码技术能够显著改善通信系统的性能，带来编码增益，提高通信系统的容量。一直以来，人们都在寻找一种信道容量可以达到香农极限的编码。2007年，E.Arikan提出了一种名为极化码（Polar Code）的编码技术，在二进制离散无记忆信道条件下，理论上被证明可以达到香农极限，并且编解码具有较低的算法复杂度，成为信道编码史上一个重大突破。极化码作为一种新兴的编码技术，引起了无线通信界广泛的关注，成为编码领域最受瞩目的研究热点之一。本文系统的阐述了极化码，分析了极化码的编解码原理，然后将其与Turbo码、LDPC码进行了仿真比较。首先介绍了信道极化现象（Channel Polarization），然后详细讨论了信道合并（Channel Combining）和信道拆分（Channel Spitting）的过程，以及信道极化的重要特性。接着重点介绍了极化码的编解码构造方法，系统地推导了极化码生成矩阵的形成过程，总结了极化码信息位选取的方法，并深入研究了极化码的错误概率的上下界限。最后，对极化码的编解码进行了仿真实现，探讨了不同的编码块长度、不同的编码速率及不同的迭代次数对极化码性能的影响。并将极化码与Turbo码、LDPC码进行仿真比较，分析了这三种编码的性能以及优缺点。关键词：信道编码、极化码、信道极化现象、sC解码、Turbo码、LDPC码本章中，首先简单地描述了数字通信系统，概述了信息传输过程中具体的信道模型，然后详细回顾了信道编码理论与技术的研究现况和发展历史，以及简要地概述了极化码的发展历程、编解码特点、硬件方面及其应用研究，最后简要概括了本文的主要工作，并给出了全文的详细内容安排。
标签： 极化码
上传时间： 2022-06-15
上传用户：
1553b的编解码源程序 和仿真程序
上传时间： 2022-06-25
上传用户：
1553B编解码程序，Verilog描述.rar 1553B编解码程序，Verilog描述.rar
标签： verilog
上传时间： 2022-06-27
上传用户：ttalli
使用51单片机进行曼彻斯特编解码，编码程序中有同步头，结束位设置，解码有查找同步头，有效跳变检测等程序，内有proteus仿真原理图.rar
标签： 51单片机
上传时间： 2022-06-28
上传用户：
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-05-26
上传用户：teddysha
大多数现在的PCL打印机驱动程序都是将需要打印的文件(包括图形或者文本)处理成JPEG文件发送到打印机进行打印，因为这样一方面可以减少发送给打印机的数据量，一方面可以极大的简化驱动程序的开发。而在打印机内部，这些JPEG文件又被解码成BMP文件进行进一步的处理。采用这种方式工作的打印机JPEG解码的工作占据了其CPU时间的一半以上，所以JPEG文件解码引擎是打印机的核心之一，提高JPEG的解码速度对于提高打印机的处理能力至关重要。 同时，JPEG文件解码工作是一个计算密集型的作业，主要有两个办法提高它的速度：一个是设计更高效的算法，一个是采用性能更加强劲的CPU设备。在单核CPU的嵌入式环境中，JPEG编解码速度已经几乎到了极限，难有提升的空间，然而近两年多核嵌入式芯片的出现，为大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平台，采用ARM11 MPCore4核处理器，针对PCL，XL打印机控制语言的JPEG文件解码设计和实现了一个高速引擎，主要内容为： 分析和解码PCL，XL文件，提取出其中的JPEG文件。 对JPEG文件实现并行化解码，在多个处理器核上并行处理，并针对多核处理器构架进行内存读取等方面的优化。 针对多核处理器的特点和优势，设计和实现多线程调度算法。 总结和提取数据，分析多核处理器相对于单核处理器的性能提升。 另外，为便于读者理解，文中简要介绍了ARM(SIMD)指令集，嵌入式汇编以及与硬件相关的一些概念。
上传时间： 2013-06-16
上传用户：scorpion
