本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手，阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法，以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，在FPGA平台上，我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号，再将这四路数据分别存储到4个FIFO中，然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中，最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上，实现了ARM和FPGA共享存储器的系统结构，使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据，从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面，我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n，从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面，为了更有效地管理和拓展系统功能，我们移植了ARMLinux操作系统，并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下，系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示；对5MHz至40MHz的信号，使用正弦插值算法进行处理，显示效果良好。同时这种硬件结构可扩展性强，可以在此基础上实现8路甚至16路缓冲的系统结构，可以使系统支持更高的采样频率。
上传时间： 2013-07-04
上传用户：林鱼2016
随着计算机技术的发展，嵌入式系统已成为计算机领域的一个重要组成部分，并成为近年来新兴的研究热点。ARM9TDMI是一种高效、低功耗的RISK处理器，以该内核为核心的S3C2410X是一款基于以太网应用的高性价比16/32位微控制器，非常适合嵌入式产品。文本提出并研究了基于ARM-Linux的嵌入式产品平台，完成了系统的硬件和软件设计、实现了操作系统的裁减和移植。并且系统充分利用ARM处理器高性能、低功耗、低成本的优点，扩展平台通用接口，为今后开发基于该平台的应用系统提供了捷径。 Linux由于其代码开放性以及强大的网络功能等特点，在许多的嵌入式网络设备中有着广泛应用，与其他的嵌入式操作系统相比，具有着更多的优势。因此本课题将其作为硬件平台的操作系统，并在这个系统中实现Linux的一些基本操作。论文中介绍的硬件和软件平台也可以为实际应用提供很好的开发起点。 USB作为一种总线技术，已经得到快速的普及和应用，本文实现了Linux操作系统下USB驱动程序的编程设计；此外，本文将嵌入式技术与无线通信技术结合起来，实现了基于ARM-9处理器的无线通信平台的开发。 归纳起来本课题具体工作如下： 1)调研了国内外嵌入式系统开发的现状和发展趋势。并且详细论述了基于ARM-9处理器的硬件结构、嵌入式操作系统以及开发流程。 2)详细研究了Linux在ARM-9硬件平台上的移植。包括移植环境的建立、BootLoader的制作、Linux的裁减和移植、根文件的制作等。 3)详细分析并开发了Linux下USB驱动，包括主机控制器驱动以及设备驱动等内容。 4)基于ARM-9嵌入式微处理器，利用其性价比高，功能丰富，接口完善，可扩展性强等优点将移动通信技术与嵌入式系统融合在一起。实现基于ARM-9处理器的无线通信平台的开发。
上传时间： 2013-04-24
上传用户：lwt123
按照公安部规定，我国从 2004 年开始换发第二代居民身份证，预计到 2008 年基本完成第二代居民身份证的换发工作。第二代身份证与第一代身份证最大的区别在于：它的内部嵌入了一枚指甲盖大小的非接触式 IC 芯片，该芯片内存储有姓名、性别等9项信息。本课题设计出一款基于 ARM 和 GPRS 技术的第二代身份证无线手持阅读器，该阅读器能读出第二代身份证内 IC 卡信息，并可通过 GPRS 网络将信息进行无线传输。 本文以该阅读器的设计为主线，论述的主要内容如下： 1．介绍了课题背景及意义。全国 9 亿第二代身份证的换发，必然带来各行业对阅读器的大量需求，而现有阅读器的弊端促使了对阅读器做更深入的研究。 2．介绍了相关概念及技术，包括：无线射频识别技术、ISO/IEC14443 协议、嵌入式系统、ARM、GPRS技术等。 3．详细介绍了该阅读器的硬件设计方法，并给出主要硬件模块电路原理图及其 PCB 板设计方法，同时也简单介绍了硬件的焊接和调试过程。 4．详细介绍了该阅读器的软件设计方法，包括：读卡模块驱动程序、GPRS 模块驱动程序、人机对话模块驱动程序、I/O 口驱动程序的流程图和部分代码。 5．为使该阅读器安全可靠地运行，对阅读器进行了各种功能测试，包括：读卡功能、GPRS 数据传输功能、人机接口功能。 通过功能测试，该阅读器能准确读取第二代身份证内信息并通过GPRS 网络成功将信息发送出去。该阅读器与市面上现有的阅读器相比，具有可脱机操作、无线传输、小巧灵便的优点。由于该阅读器软件采用模块化的设计方法，可以方便移植到其他非接触卡阅读器中，因此本阅读器具有非常广泛的应用前景。
上传时间： 2013-06-10
上传用户：爺的气质
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天区面积多目标光纤光谱天文望远镜)需要对焦而上的4 000个光纤定位单元进行精确定位，一个光纤定位单元需要两个步进电机来驱动，即需要对8 000个电机进行驱动控制。如何对这8 000个电机进行有效的控制，是本文主要的研究内容。 本义引入EDA(Electronic Design Automation)，技术，以FPGA和CAN总线为硬件载体来进行设计。FPGA相比较于DSP，单片机而言，具有10管脚多，资源丰富，使用灵活等优点，可以存片内集成多个电机的摔制，这样对于提高系统的集成度，节约成本无疑有着很大的帮助。 在电机的控制当中，其失步和过冲会直接影响到系统的精度，所以需要对电机脉冲频率加以控制，对于在平稳状态下能正常工作的电机，失步往往发生在启动停止等脉冲频率突然发生改变的时刻。具体实现方法是通过实验找出一条理想的加减速曲线，再将曲线离散化，并把离散化后的加减速分频系数存储在FPGA片内ROM里而，当电机运行到对应的步数时，取出分频系数来获取对应的运行频率。 在LAMOST观测中，光纤定位单元的零位是个很重要的基准，在每次观测之前，电机都要回零，理论上电气零位和机械零位在同一点上，如果电气检测到达零位则认为已经到达机械零位位置。但是实际中由于装配等一些原因，可能会出现零位短路和零位断路的情况。零位断路是指电机处于机械零位，但是电气不能检测到；零位短路是指电机不在机械零位，但是电气已经检测到处于零位。这两种情况会造成越界和机械零位一直被挤压的后果，有可能会损坏光纤定位单元，为了防止这些情况出现，软件程序中加入了计数器，从而从有效地保护了光纤定位单元，同时将这些状况向上反馈，以便维护和检修。 在本文完成之时，能够控制驱动336个光纤定位单元的小系统已经在北京天文台兴隆观测站实际投入运行，并于2007年5月28日获得首条光谱，取得了不错的效果。
上传时间： 2013-04-24
上传用户：afeiafei309
伺服电机选型技术指南 1、机电领域中伺服电机的选择原则现代机电行业中经常会碰到一些复杂的运动，这对电机的动力荷载有很大影响。伺服驱动装置是许多机电系统的核心，因此，伺服电
上传时间： 2013-06-14
上传用户：yan2267246
本文在深入分析红外焦平面阵列热成像系统工作原理的基础上，根据红外图像处理系统的实际应用，研究了相应的图像处理算法，为使其实时实现，本文对算法基于FPGA的高效硬件实现进行了深入研究。首先对IRFRA器件的工作原理和读出电路结构进行了分析，叙述了相应的驱动电路设计原理和相关模拟电路的处理技术。然后，以本文设计的基于FPGA高速红外图像处理硬件系统为运行平台，针对红外温差成像图像高背景、低对比度的特点和系统中主要存在的非均匀性图案噪声，研究了非均匀性校正和直方图投影增强算法的实时实现技术。还将基于FPGA的红外图像处理的实现技术，拓展到一些空域、频域及基于直方图的图像处理基本算法。其中以红外增强算法作为重点，引入了一种易于FPGA实现、基于双阈值调节、可有效改善系统成像质量的增强算法。并在FPGA硬件平台上成功地实现了该算法。最后，本系统还将处理后的图像数据转化成了全电视信号，实时地显示在监视器上。实验结果表明，本文设计的系统，能够很好地完成大容量数据流的实时处理，有效地改善了图像质量，显著提高了图像显示效果。
上传时间： 2013-07-02
上传用户：AbuGe
随着微电子技术和计算机技术的迅猛发展，尤其是现场可编程器件的出现，为满足实时处理系统的要求，诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术，在运行时根据需要，动态改变系统的电路结构，从而使系统既有硬件优化所能达到的高速度和高效率，又能像软件那样灵活可变，易于升级，从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变，这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”，将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统，并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先，文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图，来确定该CPU的指令系统，并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制，因此进行了微程序控制器的设计，即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”，需对“实验CPU”进行VHDL描述。 其次，文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载，与实验箱上的ARMCPU构成双内核CPU，实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境，文章对双内核CPU系统存在的关键问题，如“实验CPU”的内存读写问题、微程序控制器的实现，以及“实验CPU'’框架等进行了改进，并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后，文章对双核CPU系统进行了功能分析。经分析，该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况，如模拟“实验CPU”的内存，实现机器码运行，通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作，所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU，研究双核CPU之间的通信，尝试新的体系结构。
上传时间： 2013-04-24
上传用户：royzhangsz
随着数字图像处理的应用领域不断扩大，实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其在图像采集和处理方面的应用显得更加经济、灵活、方便。 本文设计了一种以FPGA为工作核心，并实现了PCI接口的图像采集压缩系统。整个系统采用了自顶向下的设计方案，先把系统分成了三大块，即图像采集、PCI接口和图像压缩，然后分别设计各个大模块中的子模块。 首先，利用FPGA对专用视频转换器SAA7111A进行控制，因为SAA7111A是采用IC总线模块，从而完成了对SAA7111A的控制，并通过设计图像采集模块、读/写数据模块、总线管理模块等，实现把标准的模拟视频信号转换成数字视频信号并采集的功能。 其次，在了解PCI规范的前提下，深入地分析了PCI时序和地址配置空间等，设计了简化逻辑的状态机，并用VHDL硬件描述语言设计了程序，完成了简化逻辑的PCI接口设计在FPGA芯片内部的实现，达到了一33MHz、32位数据宽度、支持猝发传输的PCI从设备模块的接口功能，与传统的使用PCI专用接口芯片来实现的PCI接口比较来看，更加节约了系统的逻辑资源，降低了成本，增加了设计的灵活性。 再次，设计了WINDOWS下对PCI接口的驱动程序。驱动程序可以选择不同的方法来完成，当然每个方法都有自己的特点，对几种主要设计驱动程序的方法作以比较之后，本文选择了使用DRIVER WORKS工具来完成。通过对配置空间的设计、系统端口和内存映射的设计、中断服务的设计等，用VC++语言编写了驱动程序。 最后，考虑到增加系统的实用性和完备性，还填加设计了图像的压缩部分。这部分需要完成的工作是在上述系统完成后，再额外地把采集来的视频数据通过另一路数据通道按照一定的格式压缩后存储到硬盘中。本系统中，这部分设计是利用Altera公司提供的IP核来完成压缩的，同时还用VHDL语言在FPGA上设计了IDE硬盘接口，使压缩后的数据存储到硬盘中。
上传时间： 2013-06-01
上传用户：程婴sky
随着我国信息化发展进程加快，信息化覆盖面扩大，信息安全问题也就随之增多，其影响和后果也更加广泛和严重。同时，信息安全及其对经济发展、国家安全和社会稳定的重大影响，正日益突出地显现出来，受到越来越多的关注。在和平年代，通过对信息载体进行大规模的物理破坏，从而达到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破坏者从来都没有放弃过，他们把目标对准了信息载体中的数据，由于数据的易失性，计算机数据成为信息安全中的最大隐患，同时也是破坏信息安全的一个突破口。 本文提出研制硬盘加密卡的主要目的是为了防止对计算机数据的窃取，保护硬盘中的数据。破坏者在得到硬盘后，也不能够得到硬盘中的数据，从而达到保护信息安全的目的。加密卡提供两个符合ATA-6标准的接口，串接在主板IDE接口和硬盘之间。存储在硬盘上的数据，是经过加密以后的加密数据；从硬盘上读出的数据，必须经过该卡的解密才可被正常使用，否则只是一堆乱码。加密卡采用FPGA技术实现IDE接口和加密算法，以减小加解密带来的速度上的影响。 论文的工作重点主要有以下几个方面的内容：FPGA及VHDL语言的研究，ATA协议标准研究及IDE接口的FPGA实现。论文对ATA协议做了细致的研究，分析了硬盘接口的工作机制以及主机与硬盘之间的通信协议，并在此基础上，重点研究了用FPGA的编程功能来实现一个计算机硬件底层接口协议的方法，详细介绍了芯片的内部框图及FPGA的软件流程图，提出了在实现过程中应注意的要点，最终用FPGA构建了一个双向IDE硬盘通道，实现了两套符合ATA-6规范的IDE接口。
上传时间： 2013-08-02
上传用户：Ants
随着系统芯片(SoC)设计复杂度不断增加，使得缩短面市时间的压力越来越大。虽然IP核复用大大减少了SoC的设计时间，但是SoC的验证仍然非常复杂耗时。SoC和ASIC的最大不同之处在于它的规模和复杂的系统性，除了大量硬件模块之外，SoC还需要大量的同件和软件，如操作系统，驱动程序以及应用程序等。面对SoC数目众多的硬件模块，复杂的嵌入式软件，由于软件仿真速度和仿真模犁的局限性，验证往往难以达到令人满意的要求，耗费了大最的时间，将给系统芯片的上市带来严重的影响。为了减少此类情况的发生，在流样片之前，进行基于FPGA的系统原型验证，即在FPGA上快速地实现SoC设计中的硬件模块，让软件模块在真正的硬件环境中高速运行，从而实现SoC设计的软硬件协同验证。这种方法已经成为SoC设计流程前期阶段常用的验证方法。 在简要分析几种业内常用的验证技术的基础上，本文重点阐述了基于FPGA的SoC验证流程与技术。结合Mojox数码相机系统芯片(以下简称为Mojox SoC)的FPGA原型验证平台的设计，介绍了Mojox FPGA原型验证平台的硬件设计过程和Mojox SoC的FPGA原型实现，并采用基于模块的FPGA设计实现方法，加快了原型验证的工作进程。 本文还介绍了Mojox SoC中ARM固件和PC应用软件等原型软件的设计实现以及原型验证平台的软硬协同验证的过程。通过软硬协同验证，本文实现了PC机对整个验证平台的摔制，达到了良好的验证效果，且满足了预期的设计要求。
上传时间： 2013-07-02
上传用户：dsgkjgkjg
