图像增强技术是数字图像处理领域中的一项重要内容，随着数字图像处理应用领域的不断扩大，快速、实时图像处理技术成为研究的热点。超大规模集成电路技术的飞速发展为数字图像实时处理技术提供了硬件基础，尤其是FPGA(Field Programmable Gate Array，现场可编程门阵列)凭借其高速并行、可重配置的架构和基于查找表的独特结构等优点使得在数字信号处理领域的应用持续上升。国内外，越来越多的实时图像处理应用逐渐转向FPGA平台。 本文基于FPGA的图像增强技术研究主要是针对空间域方法，这种方法是指在空间域内直接对像素灰度值进行运算处理，算法简单并且存在并行性，非常适合于用硬件实现。FPGA可以灵活地实现并行、实时处理图像数据，正是利用这一特点，本文提出了一种基于FPGA的图像增强处理系统设计。该系统采用SOPC技术，完成图像增强处理。文中给出了系统设计思路，并分析了该系统的结构及功能实现，说明了系统实现过程。其硬件平台的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自顶向下的设计方法构造图像增强处理功能模块，利用硬件描述语言vHDL对图像增强模块进行电路描述，并进行设计优化、仿真，在生成系统配置文件后加载到FPGA上进行板级调试。完成了基于FPGA的图像增强算法模块的设计，重点设计实现了点运算增强处理模块、中值滤波器模块，并对中值滤波器进行了改进设计实现，采用FPGA完成了对图像增强算法的硬件加速。
上传时间： 2013-06-16
上传用户：songrui
无人机大气数据的采集和处理在无人机中占有很重要的位置和作用，它是保障飞机安全飞行以及保证地面控制和操纵人员正确引导飞机、顺利完成飞行任务的关键所在。在目前广泛应用的无人机大气数据测量系统中，多数采用单片机作为大气数据处理计算机，但是单片机在高速数据采集和处理方面却存在着抗干扰性差、速度慢等缺点，使测量系统的稳定性和实时性受到了很大的影响。 本文采用FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片作为大气数据处理器，以大气数据中的气压高度为例，介绍了一种基于FPGA技术的无人机气压高度测量系统。由于该测量系统中的FPGA数据处理器具有可靠性高、速度快、逻辑功能强等特点，有效地解决了单片机在高速无人机大气数据测量系统中处理速度较慢、实时性较差的问题。 论文首先介绍了FPGA的基本结构、工作原理、开发设计流程和FPGA编程所采用的VHDL硬件描述语言，还介绍了数字式大气数据测量系统的基本组成和工作原理，并且详细阐述了气压高度测量的原理和方法；然后提出了基于FPGA的无人机气压高度测量系统的整体设计，并对该测量系统各组成部分的硬件电路进行详细的分析和设计；随后论文又介绍了气压高度测量系统中FPGA的相关软件设计，并就FPGA内部所设计的各功能模块的作用、模块内部结构和工作流程进行详细的论述；最后使用Modelsim和QuartusII仿真软件对程序进行功能和时序的仿真，以验证FPGA内部各功能模块和FPGA总体设计的正确性，并在所有仿真通过后将程序产生的配置文件下载到FPGA芯片中，在制作和安装测量系统的电路板后对整个测量系统进行实际的测试，将测试结果与理论值比较并分析测量系统的误差来源。 根据系统测试的结果，本文验证了以FPGA芯片为核心的无人机气压高度测量系统的可行性，并对该测量系统提出了今后的进一步改进和完善的思路。
上传时间： 2013-04-24
上传用户：cx111111
本文对基于FPGA的液晶显示控制系统的设计与实现进行了研究。设计中从LCD技术参数着手，通过对显示驱动系统结构与工作原理的研究，设计出显示控制系统的框图及各功能模块的VHDL程序，通过单片机系统配置FPGA芯片，控制LCD显示相应的汉字和图形。LCD显示控制系统由显示控制电路、显示驱动电路和相关外围辅助电路组成。显示控制电路从电路中各个功能模块所需要的控制时序信号出发，通过对其工作过程的研究，设计出控制器、RAM控制器等各功能模块。显示驱动电路从LCD工作所需要的扫描时序信号出发，设计出时序发生电路等各功能模块。所有的VHDL程序通过了MAX+PLUS—II软件实现编译及仿真后，在实际的硬件中调试通过。
上传时间： 2013-05-24
上传用户：portantal
随着 EDA 技术及微电子技术的飞速发展，现场可编程门阵列(Field Programmable Gate Array，简称 FPGA)的性能有了大幅度的提高，FPGA的设计水平也达到了一个新的高度。基于FPGA的嵌入式系统设计为现代电子产品设计带来了更大的灵活性，以Nios Ⅱ软核处理器为核心的SOPC(System on Programmable Chip)系统便是把嵌入式系统应用在FPGA上的典型例子，本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程，实现Nios Ⅱ对FPGA外围器件的控制，并对指纹处理算法进行了改进，研究了指纹识别算法到Nios Ⅱ系统的移植。 本文首先阐述了指纹识别模块的SOPC设计方案，然后是对模块的详细设计。在硬件方面，完成了指纹识别模块的 FPGA 硬件设计，包括 FPGA 内部的Nios Ⅱ系统硬件设计和 FPGA 外围电路设计。前者利用 SOPC Builder将Nios Ⅱ处理器、指纹读取接口 UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成NiosⅡ硬件系统，后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA 配置电路这些纯实物硬件设计，给出了设计方法和电路连接图。 在软件方面，包括下面两个内容： 完成 FPGA 外围器件程序设计，实现对外围器件的操作。 深入的研究了指纹识别算法。对指纹图像识别算法中的指纹图像滤波和匹配算法进行了分析，提出了指纹图像增强改进算法和匹配改进算法，通过试验，改进后的指纹图像滤波算法取得了较好的指纹图像增强效果。改进后的匹配算法速度较快，误识率较低。最后研究了指纹识别算法如何在FPGA中的Nios Ⅱ系统的实现。
上传时间： 2013-06-12
上传用户：yx007699
指纹识别作为生物特征识别的一种，在身份识别上有着其他手段不可比拟的优越性：人的指纹具有唯一性和稳定性；随着指纹传感器性能的提高和价格的降低．指纹的采集相对容易；指纹识别算法已经比较成熟
上传时间： 2013-07-28
上传用户：chongcongying
随着数字图像处理的应用领域不断扩大，实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其在图像采集和处理方面的应用显得更加经济、灵活、方便。 本文设计了一种以FPGA为工作核心，并实现了PCI接口的图像采集压缩系统。整个系统采用了自顶向下的设计方案，先把系统分成了三大块，即图像采集、PCI接口和图像压缩，然后分别设计各个大模块中的子模块。 首先，利用FPGA对专用视频转换器SAA7111A进行控制，因为SAA7111A是采用IC总线模块，从而完成了对SAA7111A的控制，并通过设计图像采集模块、读/写数据模块、总线管理模块等，实现把标准的模拟视频信号转换成数字视频信号并采集的功能。 其次，在了解PCI规范的前提下，深入地分析了PCI时序和地址配置空间等，设计了简化逻辑的状态机，并用VHDL硬件描述语言设计了程序，完成了简化逻辑的PCI接口设计在FPGA芯片内部的实现，达到了一33MHz、32位数据宽度、支持猝发传输的PCI从设备模块的接口功能，与传统的使用PCI专用接口芯片来实现的PCI接口比较来看，更加节约了系统的逻辑资源，降低了成本，增加了设计的灵活性。 再次，设计了WINDOWS下对PCI接口的驱动程序。驱动程序可以选择不同的方法来完成，当然每个方法都有自己的特点，对几种主要设计驱动程序的方法作以比较之后，本文选择了使用DRIVER WORKS工具来完成。通过对配置空间的设计、系统端口和内存映射的设计、中断服务的设计等，用VC++语言编写了驱动程序。 最后，考虑到增加系统的实用性和完备性，还填加设计了图像的压缩部分。这部分需要完成的工作是在上述系统完成后，再额外地把采集来的视频数据通过另一路数据通道按照一定的格式压缩后存储到硬盘中。本系统中，这部分设计是利用Altera公司提供的IP核来完成压缩的，同时还用VHDL语言在FPGA上设计了IDE硬盘接口，使压缩后的数据存储到硬盘中。
上传时间： 2013-06-01
上传用户：程婴sky
传统的数控系统采用的大多是专用的封闭式结构，它能提供给用户的选择有限，用户无法对现有数控设备的功能进行修改以满足自己的特殊要求；各种厂商提供给用户的操作方式各不相同，用户在培训人员、设备维护等方面要投入大量的时间和资金。这些问题严重阻碍了CNC制造商、系统集成者和用户采用快速而有创造性的方法解决当今制造环境中数控加工和系统集成中的问题。随着电子技术和计算机技术的高速发展，数控技术正朝向柔性化、智能化和网络化的方向发展。针对数控系统已存在的问题和未来发展的趋势，本文致力于建立一个适合现场加工特征的开放结构数控平台，使系统具备软硬件可重构的柔性特征，同时把监控诊断和网络模块融入数控系统的框架体系之内，满足智能化和网络化的要求。 本文在深入研究嵌入式系统技术的基础上，引入可重构的设计方法，选择具体的硬件平台和软件平台进行嵌入式可重构数控系统平台的研发。硬件结构以MOTOROLA的高性能32位嵌入式处理器MC68F375和ALTERA的现场可编程门阵列(FPGA)芯片为核心，配以系统所需的外围模块；软件系统以性能卓越的VxWorks嵌入式实时操作系统为核心，开发所需要的应用软件，将VxWorks嵌入式实时操作系统扩展为一个完整、实用的嵌入式数控系统。该系统不仅具有可靠性高、稳定性好、功能强的优点，而且具有良好的可移植性和软硬件可裁减性，便于根据实际需求进行功能的扩展和重构。 本论文的主要研究工作如下： (1)深入研究了以高性能微处理器MC68F375为核心的主控制板的硬件电路设计，以及存储、采集、通讯和网络等模块的设计。 (2)深入研究了基于FPGA的串行配置方法和可重构设计方法，设计出基于FPGA的电机运动控制、机床IO控制、键盘阵列和液晶显示控制等接口模块电路。 (3)深入研究了VxWorks嵌入式实时操作系统在硬件平台上的移植和任务调度原理，合理分配控制系统的管理任务，开发系统的底层驱动程序和应用程序。 最后，本文总结了系统的开发工作，并对嵌入式可重构数控系统的进一步研究提出了自己的一些想法，以指引后续研究工作。
上传时间： 2013-04-24
上传用户：gcs333
8051系列是至今为止最成功的单片机之一，在FPGA平台上研究带硬件浮点运算器的8051是对其在SoC及专用化的方向上的一次迈进。文章首先介绍了8051的基本架构，包括硬件模块、指令系统、内存分配以及基本外设。然后讲解了在设计8051时如何划分模块，每个模块的功能与设计，同时也介绍了如何设计流水线来加速8051的处理速度。对于浮点运算器，文章介绍了IEEE浮点数的表示方法，包括各种特殊值的表示方法以及作用。在探讨浮点运算器设计的时候首先是给出了模块的划分及其实现的功能，然后以生动的实例介绍了加减乘除四种浮点运算的算法。在介绍完8051与浮点运算器设计以后，文章介绍了如何将浮点运算器集成到8051上，包括硬件上的数据线接口和控制线接口，以及软件中如何运用硬件浮点运算器。最后文章给出了此设计在ModelSim上的仿真结果以及在CyclonelIFPGA芯片上的验证过程，可以清楚地看到，与KeilC51软件库的浮点运算相比，加法运算从186个时钟周期减少到4个时钟周期，减法运算从200个时钟周期减少到4个时钟周期，乘法运算从241个时钟周期减少到4个时钟周期，而除法则由原来的¨lO个时钟周期减少到4个时钟周期，可见硬件浮点运算器使8051在运算能力上有了质的提高。 笔者也在“Google”和“百度”搜索引擎上，以及“维普数据论文网’’上搜索过，都没有发现有类似的设计，带硬件浮点运算器的8051可谓是一次创新，希望在实际应用中能有用武之地。
上传时间： 2013-04-24
上传用户：13081287919
freescale单片机硬件设计freescale单片机硬件设计freescale单片机硬件设计
上传时间： 2013-07-21
上传用户：tuilp1a
随着集成电路的设计规模越来越大，FPGA为了满足这种设计需求，其规模也越做越大，传统平面结构的FPGA无法满足实际设计需求。首先是硬件设计上的很难控制，其次就是计算机软件面临很大挑战，所有复杂问题全部集中到布局布线(P&R)这一步，而实际软件处理过程中，P&R所占的时间比例是相当大的。为了缓解这种软件和硬件的设计压力，多层次化结构的FPGA得以采用。所谓层次化就是可配置逻辑单元内部包含多个逻辑单元(相对于传统的单一逻辑单元)，并且内部的逻辑单元之间共享连线资源，这种结构有利于减少芯片面积和提高布通率。与此同时，FPGA的EDA设计流程也多了一步，那就是在工艺映射和布局之间增加了基本逻辑单元的装箱步骤，该步骤既可以认为是工艺映射的后处理，也可认为是布局和布线模块的预处理，这一步不仅需要考虑打包，还要考虑布线资源的问题。装箱作为连接软件前端和后端之间的桥梁，该步骤对FPGA的性能影响是相当大的。 本文通过研究和分析影响芯片步通率的各种因素，提出新的FPGA装箱算法，可以同时减少装箱后可配置逻辑单元(CLB)外部的线网数和外部使用的引脚数，从而达到减少布线所需的通道数。该算法和以前的算法相比较，无论从面积，还是通道数方面都有一定的改进。算法的时间复杂度仍然是线性的。与此同时本文还对FPGA的可配置逻辑单元内部连线资源做了分析，如何设计可配置逻辑单元内部的连线资源来达到即减少面积又保证芯片的步通率，同时还可以提高运行速度。 另外，本文还提出将电路分解成为多块，分别下载到各个芯片的解决方案。以解决FPGA由于容量限制，而无法实现某些特定电路原型验证。该算法综合考虑影响多块芯片性能的各个因数，采用较好的目标函数来达到较优结果。
上传时间： 2013-04-24
上传用户：zhaoq123
