JPEG静止图像压缩解压缩标准的硬件实现及其改进算法的研究 这是本人做图像压缩时收藏的一个比较经典的硕士论文，希望对大家有参考价值
上传时间： 2013-09-01
上传用户：mqien
这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。
上传时间： 2013-09-03
上传用户：zhyfjj
控制面板程序设计－在控制面板上加一个测试组件
上传时间： 2013-09-03
上传用户：cuibaigao
CPLD数字电路设计硬件描述语言一例+一本经典教材，入门专用
上传时间： 2013-09-04
上传用户：as275944189
这是一款USB接口ISP1582器件实现DMA传输的辅助电路的硬件设计源代码
上传时间： 2013-09-05
上传用户：1142895891
此曼彻斯特码的解码程序是采用VHDL硬件语言编写的。
上传时间： 2013-09-06
上传用户：zhouli
protel99se 嵌入式系统设计硬件设计工具
上传时间： 2013-09-12
上传用户：wpwpwlxwlx
该项目在Keil下工作和在PROTEUS测试成功。时钟是用微控制器和3個 2x7段LED 。
上传时间： 2013-09-25
上传用户：dave520l
DS18B20(已通过)测试，并且有Proteus仿真程序和C源代码，请新手们下载
上传时间： 2013-09-25
上传用户：CSUSheep
为了实现时序电路状态验证和故障检测，需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性，建立时序电路状态二叉树，按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系，可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路，可以验证电路是否具有全部预定状态，是否能够实现预定状态转换。
上传时间： 2013-10-19
上传用户：qitiand
