该程序实现了软输入软输出Viterbi算法解码。假定一个有限长度的格子窗可以向前和向后递归。因此，它像一个的SOVA译码器的硬件实现
上传时间： 2020-06-28
上传用户：lzp962485607
STM8S系列MCU功耗管理此数据手册是 中文版 提供了STM8S系列产品各种低功耗模式的硬件实现概况；示范了如何在这些低功耗模式下使用STM8S产品；描述了测量功耗和(从低功耗模式)唤醒时间的方法，并给出了测量结果。
上传时间： 2021-12-31
上传用户：
FPGA的作用与简介.pdf1. 什么是 FPGA ? 一个 FPGA 是一种包含有一个可重配置的门阵列逻辑电路矩阵的设备。通过配置， FPGA 的内部电路以一定方式相连接，从而创建了软件应用的一个硬件实现。与处 理器不同，FPGA 使用专用硬件进行逻辑处理，而不具有操作系统。FPGA 在本质 上是完全并行的，故不同的处理操作不必竞争相同的资源。因此，增加额外的处理 时，应用某一部分的性能不会受影响。而且，多个控制循环可以以不同的速率在单 个 FPGA 设备上运行。基于 FPGA 的控制系统可以加强关键互锁逻辑，也可以通 过设计防止操作人员强夺 I/O。然而，不同于拥有固定硬件资源的硬连接的印制电 路板（PCB）设计，基于 FPGA 的系统可以完全重新连接其内部电路，以支持控制 系统在现场部署后可以重新配置。FPGA 设备提供了专用硬件电路所特有的性能与 可靠性。 单个 FPGA 可以通过在单个集成电路（IC）芯片上集成数百万个逻辑门以代替数 以千计的分立元件。一个 FPGA 芯片的内部资源包括一个被 I/O 组块环围的可配置 逻辑组块（CLB）矩阵。在 FPGA 矩阵内，信号通过可编程的互连开关和连线传递。 CompactRIO 入门教程 2 CompactRIO 入 门 教 程 图 2.FPGA 芯片的内部构造
标签： fpga
上传时间： 2022-02-18
上传用户：
朱志宇著，科学出版社。本书系统介绍粒子滤波算法的基本原理和关键技术，针对标准粒子滤波算法存在的粒子退化、计算量大的缺点介绍了多种改进的粒子滤波算法，包括基于重要性密度函数选择的粒子滤波算法、基于重采样技术的粒子滤波算法、基于智能优化思想的粒子滤波算法、自适应粒子滤波算法、流形粒子滤波算法等，并将粒子滤波算法应用于机动目标跟踪、语音增强、传感器故障诊断、人脸跟踪等领域，最后探讨了粒子滤波算法的硬件实现问题，给出了基于DSP和FPCA的粒子滤波算法实现方法。
标签： 粒子滤波
上传时间： 2022-05-28
上传用户：
这是一版详细的RISCV的调试手册，内容覆盖RISCV调试的基本原理、硬件实现和软件使用详细说明。
标签： RISCV调试
上传时间： 2022-06-27
上传用户：20125101110
前言本教程适用于CIACANopen 协议DS301又名CIA301标准。用户须已经掌握CAN2.0A协议的基本知识。即基本的帧结构、ID、数据、DLC等知识，本文不再从CAN底层开始叙述。如果读者需要了解CAN底层，推荐北京航空航天出版社出版的《项目驱动一—CAN-bus 现场总线基础教程》。CANopen在ISO层级中的位置从oSI的7层网络模型的角度来看同，CAN（Controller Area Network）现场总线仅仅定义了第1层（物理层，见ISO11898-2标准）、第2层（数据链路层，见ISO11898-1标准）；而在实际设计中，这两层完全由硬件实现，设计人员无需再为此开发相关软件（Software）或固件（Firmware），只要了解如何调用相关的接口和寄存器，即可完成对CAN的控制。如图21所示。
标签： canopen
上传时间： 2022-07-19
上传用户：jiabin
VIP专区-嵌入式/单片机编程源码精选合集系列（55）资源包含以下内容：1. this file is for keil LCD.2. this file is for keil motor.3. 使用keil C51编译的DDS的LED显示源码.4. 使用QUARTUS 2编译的DDS的源码.5. 使用keil C51编译的计时器的LED显示源码.6. WINCE下数据库的一些操作.7. modbus协议栈.8. 2004液晶屏与89c52组成的电子钟.9. 1.汉明编码的硬件实现vhdl语言 2.测试用.10. 一个MCS51+1620LCD的液晶C程序.11. SD卡与ARM7在SPI模式下进行数据读写原代码.12. CPLD FPGA常用protel库.13. MSP430F149的两个USATR 在实现SPI通讯.14. protues 仿真 intel8255,很好的软件.15. protues 仿真 adc0808和dac0808,很好的软件.16. protues 仿真 UART发送hello,很好的软件.17. 用KEIL C编写的绘图型 LCD 数字时钟.18. alsa codec play music and i2c.19. 用C语言编的功能很齐全的交通灯程序.20. 12位11通道AD转换芯片tlv2553,12位双通道DA转换芯片tlv5638.21. Anlog 公司的DSP,ADSP-BF531并口模拟spi引导程序,是采用BF531从引导模式。.22. 用opengl实现的bsp管理3D场景的算法.23. 针对杭州中正公司的SM-62光学指纹识别模块在Atmega128芯片板上移植后的测试程序.24. 本段源码是将上海一维的指纹识别模块移植到ATmega128芯片后的测试程序.25. 这是基于立宇泰公司的ARM板开发的彩色液晶图象显示代码.26. DS18B20的温度采样C程序,思路简洁明了,希望适合的工程.27. 数字时钟:LCD+凌阳SPCEO61A,通过中断计时,LCD显示,界面简洁宜人.28. 时间和温度同时拥有,一次满足你两个愿望,而且友好的界面,一定合你心意..29. 硬件设计不可多得的资料.30. 实现温度检测功能.31. 基于MSP430的程序代码.32. 基于MSP430的程序代码.33. 实现气象站信息采集功能.34. 320*240液晶,Ra8803芯片控制程序,keil8.09编译..35. C51控制24CO2及24C04.36. matlab下.37. 四位BCD码数字显示电路.38. 介绍vhdl硬件描述语言的特点及设计思想.39. CRC 算法实现原理.40. 用verilog写的FIR滤波器,不错可以.
上传时间： 2013-04-15
上传用户：eeworm
本文提出了一种基于FPGA的硬件防火墙的实现方案，采用了FPGA来实现千兆线速的防火墙。传统的基于X86等通用CPU的防火墙无法支撑快速增长的网络速度，无法实现线速过滤和转发。本文在采用FPGA可编程器件+通用CPU模式下，快速处理网络数据。网络数据在建立连接跟踪后，直接由FPGA实现的快速处理板直接转发，实现了网络数据的线速处理，通用CPU在操作系统支持下，完成网络数据的连接跟踪的创建、维护，对网络规则表的维护等工作。FPGA硬件板和CPU各司所长，实现快速转发的目的。 本文设计了基于FPGA的硬件板的硬件规格，提出了硬件连接跟踪表的存储模式，以及规则表的存储模式和定义等； 防火墙系统软件采用NetBSD操作系统，完成了硬件板的NetBSD的驱动；在软件系统完成了新建连接的建立、下发、老化等工作；在连接跟踪上完成了规则的建立、删除、修改等工作。 本文完成了防火墙的实现。实现了基于连接跟踪的包过滤、地址转换（NAT），设计了连接跟踪的关键数据结构，包过滤的关键数据结构等，重用了NetBSD操作系统的路由。本文针对地址转换应用程序的穿透问题，新增了部分实现。 在DoS攻击是一种比较常见的攻击网络手段，本文采用了软硬件结合的方法，不仅在软件部分做了完善，也在硬件部分采取了相应的措施，测试数据表明，对常见的Syn洪水攻击效果明显。 在实践过程中，我们发现了NetBSD操作系统内核的软件缺陷，做了修正，使之更完善。 经过测试分析，本方案不仅明显的优于X86方案，和基于NP方案、基于ASIC方案比较，具有灵活、可配置、易升级的优点。
上传时间： 2013-06-21
上传用户：zxh1986123
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下： ⑴研究了对象存储控制器的硬件设计，使其高效完成对象级接口的智能化管理和复杂存储协议的解析，对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术，在FPGA(现场可编程门阵列)上实现的对象存储控制器，具有功能配置灵活，调试方便，成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口，包含处理器模块、内存模块、Flash模块等核心组成部分，提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口，还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时，从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题，并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略，并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案，Virtex-4内嵌PowerPC高性能处理器，可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计，包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口；提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制，通过了设计规则检查，生成了网表用作下一步设计工作的交付文件。
上传时间： 2013-04-24
上传用户：lijinchuan
