基于选择进位32位加法器的硬件电路实现
为了缩短加法电路运行时间,提高FPGA运行效率,利用选择进位算法和差额分组算法用硬件电路实现32位加法器,差额分组中的加法单元是利用一种改进的超前进位算法实现,选择进位算法可使不同的分组单元并行运算,...
为了缩短加法电路运行时间,提高FPGA运行效率,利用选择进位算法和差额分组算法用硬件电路实现32位加法器,差额分组中的加法单元是利用一种改进的超前进位算法实现,选择进位算法可使不同的分组单元并行运算,...
台湾硬件工程师15年layout资料...
MP3播放器硬件电路设计实例...
中兴通讯硬件一部巨作-信号完整性 近年来,通讯技术、计算机技术的发展越来越快,高速数字电路在设计中的运用越来 越多,数字接入设备的交换能力已从百兆、千兆发展到几十千兆。高速数字电路设计对信 号...
硬件工程师必读攻略(下)...
介绍了 PL3105 载波通信功能的应用接口,分析了基于该芯片的低压电力线载波通信应用的硬件电路设计原理,并给出了相应的电路图和各节点的实测波形。 ...
330系列硬件手册...
altiumdesigner与ecadmcad协同设计...
导盲机器人硬件结构...
自制简单方便的51_avr单片机USB_ISP_下载线_(硬件部分)...