基于FPGA的数字频率计的设计与实现
介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz~1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3 只七段数码...
介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz~1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3 只七段数码...
基于51单片机的数字频率计,里面有源代码与proteus仿真模型,可以作为学习参考之用^_^...
基于FPGA数字频率计的实现,文中有所有的源代码,仅供参考。...
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序...
基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL...
在EDA中,基于数字频率合成器的FPGA实现...
用vhdl编写的基于fpga的数字频率计程序算法...
锁相与频率合成技术...
8位十进制显示数字频率计(带周期)设计报告...
基于51单片机的数字频率计资料...