随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师必须采取的设计手段。只有通过高速电路仿真和先进的物理设计软件，才能实现设计过程的可控性。传输线效应基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。 · 反射信号Reflected signals · 延时和时序错误Delay & Timing errors · 过冲(上冲/下冲)Overshoot/Undershoot · 串扰Induced Noise (or crosstalk) · 电磁辐射EMI radiation
上传时间： 2013-11-05
上传用户：tzrdcaabb
数字与模拟电路设计技巧IC与LSI的功能大幅提升使得高压电路与电力电路除外，几乎所有的电路都是由半导体组件所构成，虽然半导体组件高速、高频化时会有EMI的困扰，不过为了充分发挥半导体组件应有的性能，电路板设计与封装技术仍具有决定性的影响。 模拟与数字技术的融合由于IC与LSI半导体本身的高速化，同时为了使机器达到正常动作的目的，因此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock设计，但是毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成本，以及如何防止噪讯的产生与噪讯外漏等综合考虑。机器小型化、高速化、多功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大电流/小电流、模拟/数字电路，经常出现在同一个高封装密度电路板，设计者身处如此的环境必需面对前所未有的设计思维挑战，例如高稳定性电路与吵杂(noisy)性电路为邻时，如果未将噪讯入侵高稳定性电路的对策视为设计重点，事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也是如此，假设微小模拟信号增幅后再将full scale 5V的模拟信号，利用10bit A/D转换器转换成数字信号，由于分割幅宽祇有4.9mV，因此要正确读取该电压level并非易事，结果造成10bit以上的A/D转换器面临无法顺利运作的窘境。另一典型实例是使用示波器量测某数字电路基板两点相隔10cm的ground电位，理论上ground电位应该是零，然而实际上却可观测到4.9mV数倍甚至数十倍的脉冲噪讯(pulse noise)，如果该电位差是由模拟与数字混合电路的grand所造成的话，要测得4.9 mV的信号根本是不可能的事情，也就是说为了使模拟与数字混合电路顺利动作，必需在封装与电路设计有相对的对策，尤其是数字电路switching时，ground vance noise不会入侵analogue ground的防护对策，同时还需充分检讨各电路产生的电流回路(route)与电流大小，依此结果排除各种可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶颈，如果是设计12bit以上A/D转换器时，它的困难度会更加复杂。
上传时间： 2014-02-12
上传用户：wenyuoo
教学提示： PLC的控制系统是由PLC作为控制器来构成的电气控制系统。PLC的控制系统设计就是设计根据控制对象的控制要求制定电控方案，选择 PLC机型，进行PLC的外围电气电路设计以及PLC程序的设计、调试。要完成好PLC控制系统的设计任务，除掌握必要的电气设计基础知识外，还必须经过反复实践，深入生产现场，将不断积累的经验应用到设计中来 教学要求：通过本章教学使学生初步掌握PLC控制系统设计的几种常用方法和步骤，能够根据控制对象的控制要求制定合理的控制方案，确定经济合理的PLC机型，进行PLC的外围电路和程序的设计 7.1 PLC控制系统设计原则和步骤7.1.1 PLC控制系统设计的一般原则7.1.2 PLC控制系统设计步骤7.2 PLC控制系统的硬件设计7.2.1 I/O点数的简化与扩展7.2.2 PLC的选型及模块选型7.2.3 PLC的外围电路设计7.3 PLC控制系统的软件设计7.3.2 继电器接触器控制线路转换设计法7.3.3 逻辑设计方法7.4 PLC的控制系统设计实例
上传时间： 2013-10-08
上传用户：旗鱼旗鱼
为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。
上传时间： 2013-10-12
上传用户：as275944189
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化 设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方 式以及设计过程。
上传时间： 2013-10-09
上传用户：15736969615
0RCAD全能混合电路仿真:第一部分 0rCAD环境与Capture第l章 OrCAD PSpice简介1—1 SPICE的起源1—2 OrCAD PSpice的特点1—3 评估版光盘的安装1—4 评估版的限制1—4—1 Capture CIS 9．0评估版的限制1—4—2 PSpiceA/D9．0评估版限制1—5 系统需求1—6 PSpice可执行的仿真分析1—6—1 基本分析1—6—2 高级分析1—7 Capture与PSpice名词解释1—7—1 文件与文件编辑程序1—7—2 对象、电气对象与属性1—7—3 元件、元件库与模型1—7—4 绘图页、标题区与边框1—7—5 绘图页文件夹、设计、设计快取内存1—7—6 项目与项目管理程序
上传时间： 2013-10-23
上传用户：wincoder
I2C总线器件在高抗干扰系统中的应用: 摘要：本文先对I2C总线协议进行了简要叙述，然后介绍了一些常用的抗干扰措施，最后提供了一个利用I2C总线器件24WC01组成的高抗干扰应用方案。 一、I2C总线概述 I2C总线是一双线串行总线，它提供一小型网络系统为总线上的电路共享公共的总线。总线上的器件有单片机LCD驱动器以及E2PROM器等。型号有：PCF8566T、SAA1064T、24WC01等。 两根双向线中，一根是串行数据线（SDA），另一根是串行时钟线（SCL）。总线和器件间的数据传送均由这根线完成。每一个器件都有一个唯一的地址，以区别总线上的其它器件。当执行数据传送时，谁是主器件，谁是从器件详见表1。主器件是启动数据发送并产生时钟信号的器件。被寻址的任何器件都可看作从器件。I2C总线是多主机总线，意思是可以两个或更多的能够控制总线的器件与总线连接。
上传时间： 2013-11-17
上传用户：时代将军
本书主要介绍了基于cpld/fpga的数字通信系统的设计原理与建模方法。从通信系统的组成、eda概述及建模的概念开始（第1～2章），围绕数字通信系统的vhdl设计与建模两条主线，讲述了常用基本电路的建模与vhdl编程设计（第3章），详细地介绍了数字通信基带信号的编译码、复接与分接、同步信号提取、数字通信基带和频带收发信系统、伪随机序列与误码检测等的原理、建模与vhdl编程设计方法（第4～9章）。全书主要是基于cpld/fpga芯片和利用vhdl语言实现对数字通信单元及系统的建模与设计。 全书内容新颖，循序渐进，概念清晰，针对性和应用性强，既可作为高等院校通信与信息专业的高年级本科生教材或研究生的参考书，也可供科研人员及工程技术人员参考。
上传时间： 2014-01-03
上传用户：tiantian
为提高训练效果，仿真训练系统中需进行信号波形测试。在介绍PCI1721板卡基本功能及主要特点的基础上，介绍了VB编程结合PCI1721总线扩展实现信号产生的方法，给出了信号产生软件实现的基本方法、PCI1721实现多通道输出的方法以及VRML和VB交互的实现方法，便于以后功能扩展。为保证输出波形满足要求，实现脉冲信号、视频信号、检波信号等模拟信号的选择输出，设计了整形电路。这样既可以实现虚拟测试又可以实现真正测试。
上传时间： 2013-11-04
上传用户：shenlan
