基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述 9.6.8 脉冲高低电平持续时间测量的硬件实现
标签： Verilog-HDL 低电平 9.6 时间测量
上传时间： 2013-11-30
上传用户：chenlong
基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9.8.3 多个静止汉字显示的设计原理及其硬件实现 9.8.4 单个运动汉字显示的设计原理及其硬件实现 9.8.5 多个运动汉字显示的设计原理及其硬件实现
标签： Verilog-HDL 汉字显示 9.8 256
上传时间： 2013-12-31
上传用户：l254587896
用原理图输入法设计门电路 一、 实验目的 ◆通过一个简单的反向器的现实，初步了解CPLD开发的全过程。 ◆学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析。 ◆能够通过CPLD开发实现具有反向器功能的数字电路。 二、实验软件主要功能的介绍...........
上传时间： 2014-11-29
上传用户：tfyt
此电路为计时器电路设计原理图，学习交流中
上传时间： 2015-11-12
上传用户：zhouli
此电路为考勤机电路设计原理图，学习交流中
上传时间： 2015-11-12
上传用户：qw12
语音控制小车电路设计原理图，dsn格式，请用isis打开。
上传时间： 2015-11-16
上传用户：王小奇
有关语音的滤波以及自动增益控制电路的原理图以及PCB图
上传时间： 2015-11-25
上传用户：yt1993410
数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成器芯片BU2614构成的锁相环电路。
上传时间： 2013-12-16
上传用户：ouyangtongze
开关稳压电源——原理、设计与实用电路，可调
上传时间： 2013-12-27
上传用户：klin3139
s3c2440多扩展原理图包括多网口与16c550的接口电路，usb can总线
上传时间： 2014-01-11
上传用户：cxl274287265
