虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

电荷转移

  • 基于FPGA的MIPS_CPU的设计.rar

    本文完成了对MIPS-CPU的指令集确定,流水线与架构设计,代码编写,并且在x86计算机上搭建了称为gccmips_elf的仿真系统,完成了对MIPS-CPU硬件系统的模拟仿真,最终完成FPGA芯片的下载与实现。 @@ 本文完成了包含34条指令的MIPS-CPU指令集的制定,完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图;根据MIPS-CPU的指令集的模式,完成了对不同模式下的指令的分析,给出了相应的取指,译码,产生新的程序存储器寻址地址,执行,数据存储器与寄存器文件回写的控制信号,完成取指令模块,译码模块,执行模块,数据回写等模块代码的编写,从而完成了流水线模块的代码设计。 @@ 重点分析了由于流水线设计而引入的竞争与冒险,分析了在不同流水线阶段可能存在的竞争与冒险,对引起竞争与冒险的原因进行了确定,并通过增加一些电路逻辑来避免竞争与冒险的发生,完成了竞争与冒险检测电路模块以及数据回写前馈电路模块的代码编写,从而解决了竞争与冒险的问题,使设计的5级流水线得以畅顺实现。 @@ 完成了MIPS-CPU的仿真系统平台的搭建,该仿真器用来对应用程序进行编译,链接与执行,生成相应汇编语言程序以及向量文件(16进制机器码);并且同时产生相关的Modelsim仿真,及Quartus II下载验证的文件。本设计利用该仿真系统来评估设计的MIPS-CPU的硬件系统,模拟仿真结果证明本文设计的MIPS-CPU可以实现正常功能。本论文课题的研究成功对今后从事专用RISC-CPU设计的同行提供了有益的参考。 @@ 最终将设计的MIPS-CPU下载到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II软件进行了编译与验证,对设计的MIPS-CPU的资源使用,关键路径上的时序,布线情况进行了分析,最终完成各个指标的检查,并且借助Quartus II软件内嵌的Signal Tap软件进行软硬件联合调试,结果表明设计的MIPS-CPU功能正常,满足约束,指标正确。 @@关键词 MIPS;流水线;竞争与冒险;仿真器;FPGA

    标签: MIPS_CPU FPGA

    上传时间: 2013-07-31

    上传用户:gjzeus

  • 高速实时信号处理系统的FPGA软件设计与实现.rar

    随着现代DSP、FPGA等数字芯片的信号处理能力不断提高,基于软件无线电技术的现代通信与信息处理系统也得到了更为广泛的应用。软件无线电的基本思想是以一个通用、标准、模块化的硬件系统作为其应用平台,把尽可能多的无线及个人通信和信号处理的功能用软件来实现,从而将无线通信新系统、新产品的开发逐步转移到软件上来。另一方面,现代信号处理系统对数据的处理速度、处理精度和动态范围的要求也越来越高,需要每秒完成几千万到几百亿次运算。因此研制具备高速实时信号处理能力的通用硬件平台越来越受到业界的重视。 @@ 目前的高速实时信号处理系统一般均采用DSP+FPGA的架构,其中DSP主要负责完成系统通信和基带信号处理算法,而FPGA主要完成信号预处理等前端算法,并提供系统常用的各种外部接口逻辑。本文的主要工作就在于完成通用型高速实时信号处理系统的FPGA软件设计。 @@ 本文提出了一种基于多DSP与FPGA的通用高速实时信号处理系统的架构。综合考虑各方面因素,作者选择使用两片ADSP-TS201浮点DSP以混合耦合模型构成系统信号处理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系统所需的各种接口,包括与ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外设接口。此外,作者还选择了ADSP-BF533定点DSP加入系统当中以扩展系统音视频信号处理能力,体现系统的通用性。 @@ 基于FPGA的嵌入式系统设计正逐渐成为现代FPGA应用的一个热点。结合课题需要,作者以Xilinx公司的MicroBlze软核处理器为核心在Virtex-5片内设计了一个嵌入式系统,完成了对CF卡、DDR2 SDRAM存储器的读写控制,并利用片内集成的三态以太网MAC硬核模块,实现了系统与上位PC机之间的以太网通信链路。此外,为扩展系统功能,适应未来可能的软件升级,进一步提高系统的通用性,还将嵌入式实时操作系统μC/OS-II移植到MicroBlaze处理器上。 @@ 最后,作者介绍了基于Xilinx RocketIO GTP收发器的高速串行传输设计的关键技术和基本的设计方法,充分体现了目前高速实时信号处理系统的发展要求和趋势。 @@关键词:高速实时信号处理;FPGA;Virtex-5;嵌入式系统;MicroBlaze

    标签: FPGA 实时信号 处理系统

    上传时间: 2013-05-17

    上传用户:wangchong

  • 基于线阵CCD和FPGA干涉型甲烷测量仪的研究.rar

    近年来,瓦斯事故在煤矿生产事故中所占比例越来越高,给矿工的生产生活带来了极大的灾难,必须加强对瓦斯的监测监控,避免瓦斯爆炸事故。因此对瓦斯气体进行快速、实时检测对于煤矿安全生产及环境保护有特别重要的意义。便携式甲烷检测报警仪是各国应用最早最普遍的一种甲烷浓度检测仪表,可随时检测作业场所的甲烷浓度,也可使用甲烷传感器对甲烷浓度进行连续实时地监测。大体上当前应用的便携式甲烷检测仪器,按检测原理分为光学甲烷检测仪、热导型甲烷检测仪、热催化型甲烷检测报警仪、气敏半导体式甲烷检测仪等几种。 光干涉甲烷检测仪性能稳定、使用寿命长,测量准确,是我国煤矿主要的便携式甲烷检测仪器。但现有的光干涉甲烷检测仪存在自动化程度低、测量方法繁琐、读数不直观,人为误差较大、不能存储数据等缺点。为此本文在干涉型甲烷检测仪实现的原理上提出利用线阵型电荷耦合器件(CCD)对干涉条纹进行非接触式的自动测量,获得条纹信息,通过CCD驱动、高速模数转换、数据采集等关键技术,实现了干涉条纹位移的精确测量,由单片机对量化后的测量信号进行智能处理,数字化显示甲烷含量的测量结果。 光干涉甲烷检测的关键是对干涉条纹中白基线以及黑色条纹位置的检测,本设计采用线阵CCD成像获取条纹信息判别其位置。CCD是一种性能独特的半导体光电器件,近年来在摄像、工业检测等科技领域里得到了广泛的应用。将CCD技术应用于位置测量可以实现高精度和非接触测量的要求;运用FPGA实现CCD芯片的驱动具有速度快、稳定高等优点:模数转换之后的数据没有采用专用存储芯片进行存储,而采用FPGA硬件开发平台和Verilog HDL硬件描述语言编写代码实现数据采集模块系统,同时提高数据采集精准度,既降低成本又提高了存储效率。 本文设计的新系统使用方便、精度高、数据可储存,克服了传统光干涉甲烷检测仪的缺点,技术指标和功能都得到较大改善。

    标签: FPGA CCD 线阵

    上传时间: 2013-06-08

    上传用户:jogger_ding

  • 基于ARM的起重机运行数据采集存储系统研究

    随着嵌入式的广泛应用,对传统的数据采集系统的改造,开发新型的嵌入式采集系统,目前已成为研制的热点。起重机采集系统类似于飞机上的“黑匣子”,能自动记录起重机运行数据,并能以文件的形式存储起重机的运行数据,而且可以通过USB通信接口实现数据的转移。与传统的采集数据相比,此系统有采集速度快,性能稳,功耗低,读取数据方便的优点。只需插入U盘,几分钟内就可以将数据取走,避免了传统将电脑带入现场采集数据的缺点。在起重机采集系统的项目开发过程中,本人的主要工作是实现数据采集模块的设计,通过构建基于ARM微处理器和开源Linux操作系统的平台,实现起重机运行数据的U盘存储。 本研究首先对课题研究的背景和整个系统做了概述;其次详述了系统的硬件设计和Linux移植到AT91RM9200平台的方法;然后详细讨论了系统的软件设计即基于Linux的U盘驱动的实现以及Mass Storage类协议及其子类UFI命令集,并采用单批量传输协议实现了部分UFI子类命令以实现对U盘逻辑扇区读、写等操作的驱动程序;在U盘上采用目前主流操作系统(Windows,Linux等)所支持的FAT32文件格式,实现了文件的读写等API函数,并在此基础上按文件系统的实现层次对其进行设计与优化,实现了起重机运行数据的可靠存储;最后对课题研究做了总结。

    标签: ARM 起重机 数据采集 存储

    上传时间: 2013-07-09

    上传用户:缥缈

  • 基于ARM的压电薄膜轴的车辆动态称重系统嵌入式研究与设计

    WIM动态称重系统的研究对于保护公路的正常使用有着非常重要的经济利益和社会价值。针对我国公路WIM系统的研究现状和存在的问题,提出了新的思路、解决办法和改进措施,用以提高整个WIM系统的各项性能指标。 基于ARM的压电薄膜轴的车辆动态称重系统的嵌入式研究与设计,致力于提高WIM系统精度等各项性能指标,其采用了高新的软硬件技术,是一个比较有研究意义的课题。 本文首先从分析称重原理入手,提出了一个改进的系统整体设计方案,在该方案的前提下,通过不断地试验修改,搭建了一个基于Labview的现场模拟实验系统,为下一步研究和整个系统的实现打下了坚实的基础。本文所做的具体工作,概括起来有如下几点: 第一,简要地介绍了基于压电薄膜轴的WIM系统原理、影响因素以及课题研究的意义等; 第二,给出了系统整体设计方案,并设计了多个信号调理电路,诸如电荷放大电路,隔离电路以及滤波电路等; 第三,采用了32位的微处理器,并采用了一种比较完善的数据处理方法,提高了系统的软硬件技术,在此基础上研究设计了基于ARM-μgC/OS-Ⅱ的WIM嵌入式系统平台,完成了系统的软硬件设计、实现及操作系统移植; 最后,设计并实地进行了一个新的试验,即基于LabVIEW8.2的数据采集卡的现场模拟试验,给出了试验结果和分析。该试验方便于测量与数据采集,可得到较为精准的现场数据,为后续的数据处理打下了基础;

    标签: ARM 压电 动态称重系统 薄膜

    上传时间: 2013-07-29

    上传用户:源弋弋

  • FPGA内嵌200MHz低噪声锁相环时钟发生器

    FPGA器件在通信、消费类电子等领域应用越来越广泛,随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先,描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性;然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性;并给出了电荷泵锁相环器件参数的计算表达式。其次,研究了环形振荡器和锁相环的相位噪声特性。由于噪声性能是时钟发生器设计中的关键指标,本工作对此进行了较为详细的分析。相位噪声和抖动是衡量时钟信号的两个主要指标。文中从理论上推导了一阶锁相环的噪声特性,并建立了由噪声分析抖动和由抖动分析噪声的解析表达式关系,并讨论了环路低噪声设计的基本原则。在前面讨论和分析的基础上,利用Hynix0.35umCMOS工艺设计了200MHz电荷泵锁相环时钟发生器,并进行了仿真。设计中环形振荡器的延迟单元采用replica偏置结构,把延迟单元输出摆幅限定在确定范围,尾电流源采用cascode结构,增强电路对电源和衬底噪声的抑制作用。通过增加限流管,改善电荷泵中的开关的非理想特性。

    标签: FPGA 200 MHz 内嵌

    上传时间: 2013-04-24

    上传用户:变形金刚

  • 基于FPGA的星图采集及预处理算法实现

    本文的目的就是研究如何应用FPGA这种大规模的可编程逻辑器件实现CCD(Charge Coupled Device,电荷耦合器件)数字图像的实时采集及预处理。基于对实时图像处理系统的研究与设计,本文主要研究工作及成果如下: 1.本论文详细的介绍了图像采集卡的结构和基本工作原理。同时,针对高分辨率的CCD摄像机,探讨了有关点目标与CCD像元一一对应的图像采集及其硬件和软件设计方法。 2.本文分析了星图中弱小目标、噪声以及背景的特点,给出了点目标的场景图像的数学模型及复杂背景下点目标检测的预处理方法。针对星图灰度分布的特点,采用高斯低通滤波算法和高通滤波算法对星图进行预处理,同时还对图像扫描聚类算法进行了研究与分析。 3.数字信号处理器常常因为在复杂性、运算速度等方面的限制,难以实时的实现复杂的检测算法。本文采用FPGA技术,实现了复杂背景下弱点目标的预处理算法,解决了计算、数据缓冲和存储操作协调一致的问题,同时采用并行高密度加法器和流水线的工作方式,使整个系统的数据交换和处理速度得以很大的提高,合理的解决了资源和速度之间的相互制约问题,并在实际中取得满意的结果。

    标签: FPGA 采集 预处理算法

    上传时间: 2013-07-03

    上传用户:wang5829

  • 基于FPGA的H264视频编码器设计

    随着多媒体编码技术的发展,视频压缩标准在很多领域都得到了成功应用,如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等,而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路,而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术,如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等,这些技术的采用大大提高了视频压缩的效率,更有利于宽带网络数字电视(IPTV)、流媒体等基于传输的业务的实现。 本文主要根据视频会议应用的需要对JM8.6代码进行优化,目标是实现基于Baseline的低复杂度的CIF编码器,并对部分功能模块进行电路设计。在设计方法上采用自顶向下的设计方法,首先对H.264编码器的C代码和算法进行优化,并对优化后的结果进行测试比较,结果显示在图像质量没有明显降低的情况下,H.264编码器编码CIF格式视频每秒达到15帧以上,满足了视频会议应用的实时性要求。然后,以C模型为参考对H.264编码器的部分功能模块电路进行设计。采用Verilog HDL实现了这些模块,并在Quartus Ⅱ中进行了综合、仿真、验证。主要完成了Zig-zag扫描和CAVLC模块的设计,详细说明模块的工作原理和过程,然后进行多组的仿真测试,结果与C模型相应部分的结果一致,证明了设计的正确性。

    标签: FPGA H264 视频编码器

    上传时间: 2013-06-11

    上传用户:kjgkadjg

  • USB移动硬盘数据加密技术

    随着信息量的急剧增长,信息安全日益受到人们重视。移动硬盘的出现使得数据的转移和携带更加方便,但也不可避免的带来了数据安全隐患。只要窃走了移动硬盘,任何想窃取硬盘信息的人便可以轻松得逞,即使设置了类似访问口令这样的逻辑密钥,要想破解也不是件难事。 一个完整的数据加解密系统应该具备安全可靠的密码认证机制和数据加解密算法。本文基于MEMS强链、USB控制器和FPGA设计了一种USB接口的高效数据加解密系统,采用物理认证并用硬件实现AES加密算法。普通IDE硬盘挂接该系统后成为安全性极高的加密USB移动硬盘,其平均数据吞吐率接近普通U盘,达到10MB/s。

    标签: USB 移动 硬盘数据 加密技术

    上传时间: 2013-06-16

    上传用户:1159797854

  • 低噪声电荷放大器TB6078

    深圳潮光科技内部整理资料

    标签: 6078 TB 低噪声 电荷放大器

    上传时间: 2013-11-03

    上传用户:zhuimenghuadie