本文提出了一种基于FPGA的硬件防火墙的实现方案，采用了FPGA来实现千兆线速的防火墙。传统的基于X86等通用CPU的防火墙无法支撑快速增长的网络速度，无法实现线速过滤和转发。本文在采用FPGA可编程器件+通用CPU模式下，快速处理网络数据。网络数据在建立连接跟踪后，直接由FPGA实现的快速处理板直接转发，实现了网络数据的线速处理，通用CPU在操作系统支持下，完成网络数据的连接跟踪的创建、维护，对网络规则表的维护等工作。FPGA硬件板和CPU各司所长，实现快速转发的目的。 本文设计了基于FPGA的硬件板的硬件规格，提出了硬件连接跟踪表的存储模式，以及规则表的存储模式和定义等； 防火墙系统软件采用NetBSD操作系统，完成了硬件板的NetBSD的驱动；在软件系统完成了新建连接的建立、下发、老化等工作；在连接跟踪上完成了规则的建立、删除、修改等工作。 本文完成了防火墙的实现。实现了基于连接跟踪的包过滤、地址转换（NAT），设计了连接跟踪的关键数据结构，包过滤的关键数据结构等，重用了NetBSD操作系统的路由。本文针对地址转换应用程序的穿透问题，新增了部分实现。 在DoS攻击是一种比较常见的攻击网络手段，本文采用了软硬件结合的方法，不仅在软件部分做了完善，也在硬件部分采取了相应的措施，测试数据表明，对常见的Syn洪水攻击效果明显。 在实践过程中，我们发现了NetBSD操作系统内核的软件缺陷，做了修正，使之更完善。 经过测试分析，本方案不仅明显的优于X86方案，和基于NP方案、基于ASIC方案比较，具有灵活、可配置、易升级的优点。
上传时间： 2013-06-21
上传用户：zxh1986123
本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下： ⑴研究了对象存储控制器的硬件设计，使其高效完成对象级接口的智能化管理和复杂存储协议的解析，对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术，在FPGA(现场可编程门阵列)上实现的对象存储控制器，具有功能配置灵活，调试方便，成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口，包含处理器模块、内存模块、Flash模块等核心组成部分，提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口，还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时，从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题，并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略，并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案，Virtex-4内嵌PowerPC高性能处理器，可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计，包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口；提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制，通过了设计规则检查，生成了网表用作下一步设计工作的交付文件。
上传时间： 2013-04-24
上传用户：lijinchuan
随着以太网技术的不断发展，网络的传输速度已经由最初的10M发展到现在的10,000M。用可编程逻辑器件(FPGA)实现以太网控制器与其它SOC系统的互连成为当前的研究热点。本文阐述了MAC层的FPGA设计、仿真及测试；介绍了整个系统的内部结构、模块划分，并对各个模块的设计过程进行了详细阐述，接着介绍了开发环境和验证工具，同时给出测试方案、验证数据、实现结果及时序仿真波形图。 对MAC层的主要功能模块如:发送模块、接收模块、MAC流程控制模块、寄存器模块、MⅡ接口模块和主机接口模块以及CRC，CSMA/CD，HASH表等算法给出了基于FPGA及硬件描述语言的解决方法。 本课题针对以下三个方面进行了研究并取得一定的成果: 1)FPGA开发平台的硬件实现。选用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作为测试的核心器件，采用LXT971芯片作为物理层芯片，AT91RM9200作为数据输入源和双blockram作为帧缓存搭建FPGA硬件验证开发平台。 2)基于FPGA实现以太网控制器。用VerilogHDL语言构建以太网控制器，实现CSMA/CD协议、10M/100M自适应以及与物理层MⅡ接口等。 3)采用片上系统通用的WS接口。目的是便于与具有通用接口的片上系统互连，也为构建SOC上处理器提供条件。 本论文实现了一个基于WS总线接口可裁减的以太网MAC控制器IP软核，为设计具有自主知识产权的以太网MAC控制器积累了经验。同时，为与其它WS接口的控制器实现直接互连创造了条件，对高层次设计这一先进ASIC设计方法也有了较为深入的认识。
上传时间： 2013-07-17
上传用户：bruce
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-08-03
上传用户：gdgzhym
H.264/AVC是由国际电信联合会的视频专家组和国际标准化组织的运动图像专家组组成的联合视频小组制定的下一代视频压缩标准。新标准采用了一些先进算法，因此具有优异的压缩性能和极好的网络亲和性，满足低码率情况下的高质量视频的传输。 H.264/AVC采用的先进算法包括多模式帧间预测、1/4像素精度预测、整数变换量化、去方块滤波和熵编码。本论文着重对整数变换与量化、去方块滤波做了研究。整数变换是一种只有加法和移位的运算，量化可以通过查表和乘法操作就可以完成，避免了反变换的时候失配问题，没有精度损失；去方块滤波是一种用来去除低码率情况下的每个宏块的块效应，提高了解码图像的外观。 本文主要从算法研究和硬件实现两方面着手，在算法研究方面设计了一个可视化测试软件，在硬件实现方面主要对整数变换、量化和去方块滤波做了研究和实现。视频压缩技术的关键在于视频压缩算法及其芯片的实现，FPGA可重复使用，设计修改灵活，片内资源丰富，具备DSP模块等优势。在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。首先简要介绍了视频压缩基本原理，常用视频压缩标准及其特性以及国内外的研究动态，并对H.264标准基本档次所涉及的核心技术进行了详细介绍，两种分层结构分别讨论。其次在掌握了H.264.算法及编解码流程的基础上，设计了基于H.264编解码的可视化软件平台。然后详细介绍了整数变换、量化、反变换和反量化核心模块的设计和实现，并在Altera的软件和开发板上进行了仿真验证；对去方块滤波算法做了软件研究测试，并给出了一种改进的硬件整体结构设计。最后，对全文工作进行了总结和对未来研究工作做了展望。我在课题中所做的主要工作有： 1.查阅相关文献，熟悉H.264.标准及整数变换、量化和去方块滤波等算法。 2.用VC++完成了基于H.264编解码的可视化软件平台设计。 3.用Verilog完成了整数变换量化、反变换反量化模块FPGA设计与验证。 4.去方块滤波器的算法研究、仿真和硬件整体结构设计。
上传时间： 2013-04-24
上传用户：lanjisu111
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-07-05
上传用户：suxuan110425
伴随高速DSP技术的广泛应用，实时快速可靠地进行数字信号处理成为用户追求的目标。同时，由于可编程器件在速度和集成度方面的飞速提高，使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件，它的最大优点在于：设计任何幅频特性时，可以具有严格的线性相位，这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件，它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器，在加上VHDL语言灵活的描述方法以及与硬件无关的特点，使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究，并设计了一个16阶的FIR低通滤波器。所做的主要工作为： 1.以FIR数字滤波器的基本理论为依据，使用分布式算法作为滤波器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点，采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例，用MAX+PLUSII软件进行了仿真，并用MATLAB对仿真结果进行了分析，证明所设计的FIR数字滤波器功能正确。 仿真结果表明，本论文所设计的FIR滤波器硬件规模较小，采样率达到了17.73MHz。同时只要将查找表进行相应的改动，就能分别实现低通、高通、带通FIR滤波器，体现了设计的灵活性。
上传时间： 2013-04-24
上传用户：zdluffy
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域。目前，常用的频率合成技术有直接式频率合成，锁相频率合成和直接数字频率合成(DDS)。本次设计是利用FPGA完成一个DDS系统并利用该系统实现模拟信号的数字化调频。 DDS是把一系列数字量形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换器产生已经用数字形式存入的正弦波(或其他任意波形)。一个典型的DDS系统应包括：相位累加器，可在时钟的控制下完成相位的累加；相位码—幅度码转换电路，一般由ROM实现；DA转换电路，将数字形式的幅度码转换成模拟信号。DDS系统可以很方便地获得频率分辨率很精细且相位连续的信号，也可以通过改变相位字改变信号的相位，因此也广泛用于数字调频和调相。本次数字化调频的基本思想是利用AD转换电路将模拟信号转换成数字信号，同时用该数字信号与一个固定的频率字累加，形成一个受模拟信号幅度控制的频率字，从而获得一个频率受模拟信号的幅度控制的正弦波，即实现了调频。该DDS数字化调频方案的硬件系统是以FPGA为核心实现的。使用Altera公司的ACEX1K系列FPGA，整个系统由VHDL语言编程，开发软件为MAX+PLUSⅡ。经过实际测试，该系统在频率较低时与理论值完全符合，但在高频时，受器件速度的限制，波形有较大的失真。
上传时间： 2013-06-14
上传用户：ljt101007
AD636是美国AD公司生产的单片真有效值,直流转换器,可用于对交流电压的有效值进行测量.文中叙述了该芯片的内部结构、工作原理,给出了一种4量程真有效值数字电压/电平表的应用电路设计方案.
上传时间： 2013-06-08
上传用户：问题问题
由于汽车排放、节能、安全和舒适性等使用性能不断提高，使得汽车电子控制程度也越来越高。汽车电子控制装置必须迅速、准确地处理各种信息，并通过仪表显示出来，使驾驶员及时了解并掌握汽车的运行状态，妥善处理各种情况。 本文以上海汽车荣威550的仪表盘为研究对象，对车速表、燃油表和水温表进行了改进，提出了ARM+Linux+MiniGUI这样一种系统设计方案，并对其进行了详细的分析与设计。 首先，论文给出了选题的背景与意义，讨论了汽车仪表目前的状况和发展趋势，并给出了本文的研究内容。通过分析改进后仪表盘的特点，给出了系统的总体设计方案。 其次介绍了仪表系统的软硬件平台，其中硬件包括主控制器的选择，存储器电路等外围电路的设计；软件包括嵌入式Linux开发平台的构建以及驱动程序的开发。 最后详细讲解了改进后仪表盘的用户界面设计，包括对几种常用的嵌入式GUI进行介绍，宿主机开发环境的建立以及使用MiniGUI开发应用程序，并简单介绍了几种软硬件抗干扰技术。 本文采用传感器技术、CAN总线和嵌入式技术，对荣威550汽车仪表进行合理化和人性化设计，结果表明，改进后的汽车仪表这不仅可以避免精度低、可靠性差等不足，而且具有精度高、智能化高、扩展性好等优点。
上传时间： 2013-06-25
上传用户：wanghui2438
