MOS关模型 Cgs：由源极和沟道区域重叠的电极形成的，其电容值是由实际区域的大小和在不同工作条件下保持恒定。Cgd：是两个不同作用的结果。第一JFET区域和门电极的重叠，第二是耗尽区电容（非线性）。等效的Cgd电容是一个Vds电压的函数。Cds：也是非线性的电容，它是体二极管的结电容，也是和电压相关的。这些电容都是由Spec上面的Crss，Ciss和Coss决定的。由于Cgd同时在输入和输出，因此等效值由于Vds电压要比原来大很多，这个称为米勒效应。由于SPEC上面的值按照特定的条件下测试得到的，我们在实际应用的时候需要修改Cgd的值。
上传时间： 2013-12-09
上传用户：qlpqlq
摘要本设计以VCA822、MSP430F2012、DAC7611芯片为核心，加以其它辅助电路实现对宽带电压放大器的电压放大倍数、输出电压进行精确控制。放大器的电压放大倍数从0.2倍到20倍以0.1倍为步进设定，输出电压从6mv到600mv以1mv为步进设定，控制误差不大于5%，放大器的带宽大于15MHz。键盘和显示电路实现人机交互，完成对电压放大倍数和输出电压的设定和显示。关键词：程控放大器；高精度；控制电压；电压变换；D/A；A/D。
上传时间： 2013-11-16
上传用户：iswlkje
摘要：从功率MOSFET内部结构和极间电容的电压依赖关系出发，对功率MOSFET的开关现象及其原因进行了较深入分析。从实际应用的角度，对功率MOSFET开关过程的功率损耗和所需驱动功率进行了研究，提出了有关参数的计算方法，并对多种因素对开关特性的影响效果进行了实验研究，所得出的结论对于功率MOSFET的正确运用和设计合理的MoSFET驱动电路具有指导意义．
上传时间： 2013-11-10
上传用户：wfeel
本文的目的在于，介绍如何计算具有狭窄气隙的圆形转子电机中的绕组感应。我们仅处理理想化的气隙磁场，不考虑槽、外部周边或倾斜电抗。但我们将考察绕组磁动势（MMF）的空间谐频。 在图1中，给出了12槽定子的轴截面示意图。实际上，所显示的是薄钢片的形状，或用于构成磁路的层片。铁芯由薄片构成，以控制涡流电流损耗。厚度将根据工作频率而变，在60Hz的电机中（大体积电机，工业用）层片的厚度典型为.014”（.355毫米）。它们堆叠在一起，以构成具有恰当长度的磁路。绕组位于该结构的槽内。 在图1中，给出了带有齿结构的梯形槽，在大部分长度方向上具有近乎均匀的截面，靠近气隙处较宽。齿端与相对狭窄的槽凹陷区域结合在一起，通过改善气隙场的均匀性、增加气隙磁导、将绕组保持在槽中，有助于控制很多电机转子中的寄生损耗。请注意，对于具有名为“形式缠绕”线圈的大型电机，它具有直边矩形槽，以及非均匀截面齿。下面的介绍针对两类电机。
上传时间： 2013-10-13
上传用户：我干你啊
绪论 3线性及逻辑器件新产品优先性计算领域4PCI Express®多路复用技术USB、局域网、视频多路复用技术I2C I/O扩展及LED驱动器RS-232串行接口静电放电(ESD)保护服务器/存储10GTL/GTL+至LVTTL转换PCI Express信号开关多路复用I2C及SMBus接口RS-232接口静电放电保护消费医疗16电源管理信号调节I2C总线输入/输出扩展电平转换静电放电保护 手持设备22电平转换音频信号路由I2C基带输入/输出扩展可配置小逻辑器件静电放电保护键区控制娱乐灯光显示USB接口工业自动化31接口——RS-232、USB、RS-485/422继电器及电机控制保持及控制：I2C I/O扩展信号调节便携式工业（掌上电脑/扫描仪） 36多路复用USB外设卡接口接口—RS-232、USB、RS-485/422I2C控制静电放电保护 对于任意外部接口连接器的端口来说，静电放电的冲击一直是对器件可靠性的威胁。许多低电压核心芯片或系统级的特定用途集成电路(ASIC)提供了器件级的人体模型(HBM)静电放电保护，但无法应付系统级的静电放电。一个卓越的静电放电解决方案应该是一个节省空间且经济高效的解决方案，可保护系统的相互连接免受外部静电放电的冲击。
上传时间： 2013-10-18
上传用户：mikesering
针对冷链物流配送车辆路径优化问题，分析云计算模式下处理配送车辆实时路径的优势，建立了冷链物流配送车辆路径优化应用服务架构；并在该架构下获取多源实时交通信息，分析车辆配送时间和综合成本，构建了冷链物流配送车辆路径优化模型，并在云计算环境下利用粗粒度并行遗传算法对模型进行求解，实验结果表明云计算环境下冷藏车辆实时路径优化方法是有效的，该方法对冷链物流配送成本实现精细化控制，提高配送服务效率，具有实际意义。
上传时间： 2013-10-08
上传用户：peterli123456
LVDS(低压差分信号)标准ANSI/TIA /E IA26442A22001广泛应用于许多接口器件和一些ASIC及FPGA中。文中探讨了LVDS的特点及其PCB (印制电路板)设计,纠正了某些错误认识。应用传输线理论分析了单线阻抗、双线阻抗及LVDS差分阻抗计算方法,给出了计算单线阻抗和差分阻抗的公式,通过实际计算说明了差分阻抗与单线阻抗的区别,并给出了PCB布线时的几点建议。关键词: LVDS, 阻抗分析, 阻抗计算, PCB设计 LVDS (低压差分信号)是高速、低电压、低功率、低噪声通用I/O接口标准,其低压摆幅和差分电流输出模式使EM I (电磁干扰)大大降低。由于信号输出边缘变化很快,其信号通路表现为传输线特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件进行PCB (印制电路板)设计时,超高速PCB设计和差分信号理论就显得特别重要。
上传时间： 2013-11-19
上传用户：水中浮云
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2014-01-13
上传用户：euroford
现代的电子设计和芯片制造技术正在飞速发展，电子产品的复杂度、时钟和总线频率等等都呈快速上升趋势，但系统的电压却不断在减小，所有的这一切加上产品投放市场的时间要求给设计师带来了前所未有的巨大压力。要想保证产品的一次性成功就必须能预见设计中可能出现的各种问题，并及时给出合理的解决方案，对于高速的数字电路来说，最令人头大的莫过于如何确保瞬时跳变的数字信号通过较长的一段传输线，还能完整地被接收，并保证良好的电磁兼容性，这就是目前颇受关注的信号完整性（SI）问题。本章就是围绕信号完整性的问题，让大家对高速电路有个基本的认识，并介绍一些相关的基本概念。 第一章 高速数字电路概述.....................................................................................51.1 何为高速电路...............................................................................................51.2 高速带来的问题及设计流程剖析...............................................................61.3 相关的一些基本概念...................................................................................8第二章 传输线理论...............................................................................................122.1 分布式系统和集总电路.............................................................................122.2 传输线的RLCG 模型和电报方程...............................................................132.3 传输线的特征阻抗.....................................................................................142.3.1 特性阻抗的本质.................................................................................142.3.2 特征阻抗相关计算.............................................................................152.3.3 特性阻抗对信号完整性的影响.........................................................172.4 传输线电报方程及推导.............................................................................182.5 趋肤效应和集束效应.................................................................................232.6 信号的反射.................................................................................................252.6.1 反射机理和电报方程.........................................................................252.6.2 反射导致信号的失真问题.................................................................302.6.2.1 过冲和下冲.....................................................................................302.6.2.2 振荡：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分线的匹配.................................................................................392.6.3.4 多负载的匹配.................................................................................41第三章 串扰的分析...............................................................................................423.1 串扰的基本概念.........................................................................................423.2 前向串扰和后向串扰.................................................................................433.3 后向串扰的反射.........................................................................................463.4 后向串扰的饱和.........................................................................................463.5 共模和差模电流对串扰的影响.................................................................483.6 连接器的串扰问题.....................................................................................513.7 串扰的具体计算.........................................................................................543.8 避免串扰的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的产生..................................................................................................614.2.1 电压瞬变.............................................................................................614.2.2 信号的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 电场屏蔽.........................................................................................654.3.1.2 磁场屏蔽.........................................................................................674.3.1.3 电磁场屏蔽.....................................................................................674.3.1.4 电磁屏蔽体和屏蔽效率.................................................................684.3.2 滤波.....................................................................................................714.3.2.1 去耦电容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 设计中的EMI.......................................................................................754.4.1 传输线RLC 参数和EMI ........................................................................764.4.2 叠层设计抑制EMI ..............................................................................774.4.3 电容和接地过孔对回流的作用.........................................................784.4.4 布局和走线规则.................................................................................79第五章 电源完整性理论基础...............................................................................825.1 电源噪声的起因及危害.............................................................................825.2 电源阻抗设计.............................................................................................855.3 同步开关噪声分析.....................................................................................875.3.1 芯片内部开关噪声.............................................................................885.3.2 芯片外部开关噪声.............................................................................895.3.3 等效电感衡量SSN ..............................................................................905.4 旁路电容的特性和应用.............................................................................925.4.1 电容的频率特性.................................................................................935.4.3 电容的介质和封装影响.....................................................................955.4.3 电容并联特性及反谐振.....................................................................955.4.4 如何选择电容.....................................................................................975.4.5 电容的摆放及Layout ........................................................................99第六章 系统时序.................................................................................................1006.1 普通时序系统...........................................................................................1006.1.1 时序参数的确定...............................................................................1016.1.2 时序约束条件...................................................................................1066.2 源同步时序系统.......................................................................................1086.2.1 源同步系统的基本结构...................................................................1096.2.2 源同步时序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由来...................................................................................... 1137.2 IBIS 与SPICE 的比较.............................................................................. 1137.3 IBIS 模型的构成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相关工具及链接..............................................................................120第八章 高速设计理论在实际中的运用.............................................................1228.1 叠层设计方案...........................................................................................1228.2 过孔对信号传输的影响...........................................................................1278.3 一般布局规则...........................................................................................1298.4 接地技术...................................................................................................1308.5 PCB 走线策略............................................................................................134
标签： 信号完整性
上传时间： 2014-05-15
上传用户：dudu1210004
当你认为你已经掌握了PCB 走线的特征阻抗Z0，紧接着一份数据手册告诉你去设计一个特定的差分阻抗。令事情变得更困难的是，它说：“……因为两根走线之间的耦合可以降低有效阻抗，使用50Ω的设计规则来得到一个大约80Ω的差分阻抗！”这的确让人感到困惑！这篇文章向你展示什么是差分阻抗。除此之外，还讨论了为什么是这样，并且向你展示如何正确地计算它。 单线：图1(a)演示了一个典型的单根走线。其特征阻抗是Z0，其上流经的电流为i。沿线任意一点的电压为V=Z0*i（ 根据欧姆定律）。一般情况，线对：图1(b)演示了一对走线。线1 具有特征阻抗Z11，与上文中Z0 一致，电流i1。线2具有类似的定义。当我们将线2 向线1 靠近时，线2 上的电流开始以比例常数k 耦合到线1 上。类似地，线1 的电流i1 开始以同样的比例常数耦合到线2 上。每根走线上任意一点的电压，还是根据欧姆定律，
标签： 差分阻抗
上传时间： 2013-10-20
上传用户：lwwhust
