基于Verilog HDL的16位超前进位加法器 分为3个功能子模块
上传时间： 2014-01-07
上传用户：yyyyyyyyyy
电流转电压模块04-20mA转0-3.3V5V10V电压变送器模块-信号转换
上传时间： 2022-04-11
上传用户：bluedrops
STM32 控制LED电骰子电路图及源码由 nRF51822(微控制器)、MPU6500(三軸加速度计、三轴陀螺仪)、WS2812B(One-Wire RGB888 LED) 组成
上传时间： 2022-07-23
上传用户：
1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上 经过研究发现，汉诺塔的破解很简单，就是按照移动规则向一个方向移动金片： 如3阶汉诺塔的移动：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，汉诺塔问题也是程序设计中的经典递归问题
上传时间： 2016-07-25
上传用户：gxrui1991
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上传时间： 2014-11-10
上传用户：wpwpwlxwlx
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上传时间： 2013-12-12
上传用户：亚亚娟娟123
板上资源： LM2576电源，MAX3232电平转换芯片，11.0592M有源晶振，ATMEGA128L，FM32256（铁电），滑槽式SIM卡座，40PZIF接插件，通信 模块支持CM320,TC35i，MC35i，MC39i，GTM900A/B等模块。 使用方法：1、不焊接M128和FM32256以及晶振，将桥接电阻R29,R30,R31焊上，就是标准串口无线MODEM，根据模块不同可以支持GPRS和CDMA， 当然也可以作为GSM猫或者短信猫来使用。 2、焊上M128芯片，FM32256可以根据实际需要决定是否使用，除了支持上面的应用模式外，还能做成不需要上位机的透明传输模块， 实现单片机或者一些非计算机设备无线上网传输数据的要求。
上传时间： 2017-01-19
上传用户：ukuk
给定两个集合A、B，集合内的任一元素x满足1 ≤ x ≤ 109，并且每个集合的元素个数不大于105。我们希望求出A、B之间的关系。 任 务 ：给定两个集合的描述，判断它们满足下列关系的哪一种： A是B的一个真子集，输出“A is a proper subset of B” B是A的一个真子集，输出“B is a proper subset of A” A和B是同一个集合，输出“A equals B” A和B的交集为空，输出“A and B are disjoint” 上述情况都不是，输出“I m confused!”
标签：
上传时间： 2017-03-15
上传用户：yulg
轻型高压直流输电系统在解决交流系统非同步互联、向偏远地区的无源负荷供电、满足保护环境要求等方面具有很大的优势。在传统的基于两电平或三电平电压源型换流器的轻型高压直流输电系统中，换流器交流侧需要使用体积庞大和笨重的滤波装置，桥臂的高电压需要功率开关器件直接串联来实现等，增大了换流站的占地空间，降低了换流器的工作效率。 本文针对传统轻型高压直流输电系统所存在的缺点，采用一种新的模块化多电平换流器作为轻型高压直流输电系统的换流器。分析了模块化多电平换流器的工作原理，并提出将其应用于轻型高压直流输电系统的调制算法和控制策略。最后对控制系统的具体实现方案进行一定的探讨。通过仿真验证所提出的调制算法和控制策略的正确性。具体说来，全文的主要工作体现在以下几个方面： 1、详细讲述模块化多电平换流器的拓扑结构、子模块的具体实现形式及工作原理，并提出适合该换流器的调制算法。 2、详细介绍组成轻型高压直流输电系统的电压源型换流器的工作原理，分析电压源型换流器的间接电流和直接电流控制策略。 3、对基于模块化多电平换流器的轻型高压直流输电系统进行仿真，验证所提出控制策略的正确性。 4、探讨解决模块化多电平换流器子模块直流侧电容电压的均衡问题，提出一种较为简单有效的控制方法。 5、提出基于模块化多电平换流器结构的轻型高压直流输电控制系统的实现方法，并重点讲述子模块的数字逻辑电路的实现方法。
上传时间： 2013-04-24
上传用户：huangzr5
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
