MSP430系列flash型超低功耗16位单片机MSP430系列单片机在超低功耗和功能集成等方面有明显的特点。该系列单片机自问世以来，颇受用户关注。在2000年该系列单片机又出现了几个FLASH型的成员，它们除了仍然具备适合应用在自动信号采集系统、电池供电便携式装置、超长时间连续工作的设备等领域的特点外，更具有开发方便、可以现场编程等优点。这些技术特点正是应用工程师特别感兴趣的。《MSP430系列FLASH型超低功耗16位单片机》对该系列单片机的FLASH型成员的原理、结构、内部各功能模块及开发方法与工具作详细介绍。MSP430系列FLASH型超低功耗16位单片机 目录 第1章 引 论1.1 MSP430系列单片机1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章 结构概述2.1 引 言2.2 CPU2.3 程序存储器2.4 数据存储器2.5 运行控制2.6 外围模块2.7 振荡器与时钟发生器第3章 系统复位、中断及工作模式3.1 系统复位和初始化3.1.1 引 言3.1.2 系统复位后的设备初始化3.2 中断系统结构3.3 MSP430 中断优先级3.3.1 中断操作--复位/NMI3.3.2 中断操作--振荡器失效控制3.4 中断处理 3.4.1 SFR中的中断控制位3.4.2 中断向量地址3.4.3 外部中断3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗应用的要点23第4章 存储空间4.1 引 言4.2 存储器中的数据4.3 片内ROM组织4.3.1 ROM 表的处理4.3.2 计算分支跳转和子程序调用4.4 RAM 和外围模块组织4.4.1 RAM4.4.2 外围模块--地址定位4.4.3 外围模块--SFR4.5 FLASH存储器4.5.1 FLASH存储器的组织4.5.2 FALSH存储器的数据结构4.5.3 FLASH存储器的控制寄存器4.5.4 FLASH存储器的安全键值与中断4.5.5 经JTAG接口访问FLASH存储器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序计数器PC5.1.2 系统堆栈指针SP5.1.3 状态寄存器SR5.1.4 常数发生寄存器CG1和CG25.2 寻址模式5.2.1 寄存器模式5.2.2 变址模式5.2.3 符号模式5.2.4 绝对模式5.2.5 间接模式5.2.6 间接增量模式5.2.7 立即模式5.2.8 指令的时钟周期与长度5.3 指令组概述5.3.1 双操作数指令5.3.2 单操作数指令5.3.3 条件跳转5.3.4 模拟指令的简短格式5.3.5 其他指令第6章 硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 无符号数相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符号数相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 无符号数乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符号数乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的软件限制6.4.1 寻址模式6.4.2 中断程序6.4.3 MACS第7章 基础时钟模块7.1 基础时钟模块7.2 LFXT1与XT27.2.1 LFXT1振荡器7.2.2 XT2振荡器7.2.3 振荡器失效检测7.2.4 XT振荡器失效时的DCO7.3 DCO振荡器7.3.1 DCO振荡器的特性7.3.2 DCO调整器7.4 时钟与运行模式7.4.1 由PUC启动7.4.2 基础时钟调整7.4.3 用于低功耗的基础时钟特性7.4.4 选择晶振产生MCLK7.4.5 时钟信号的同步7.5 基础时钟模块控制寄存器7.5.1 DCO时钟频率控制7.5.2 振荡器与时钟控制寄存器7.5.3 SFR控制位第8章 输入输出端口8.1 引 言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中断控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口逻辑第9章 看门狗定时器WDT9.1 看门狗定时器9.2 WDT寄存器9.3 WDT中断控制功能9.4 WDT操作第10章 16位定时器Timer_A10.1 引 言10.2 Timer_A的操作10.2.1 定时器模式控制10.2.2 时钟源选择和分频10.2.3 定时器启动10.3 定时器模式10.3.1 停止模式10.3.2 增计数模式10.3.3 连续模式10.3.4 增/减计数模式10.4 捕获/比较模块10.4.1 捕获模式10.4.2 比较模式10.5 输出单元10.5.1 输出模式10.5.2 输出控制模块10.5.3 输出举例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕获/比较控制寄存器CCTLx10.6.4 Timer_A中断向量寄存器10.7 Timer_A的UART应用 第11章 16位定时器Timer_B11.1 引 言11.2 Timer_B的操作11.2.1 定时器长度11.2.2 定时器模式控制11.2.3 时钟源选择和分频11.2.4 定时器启动11.3 定时器模式11.3.1 停止模式11.3.2 增计数模式11.3.3 连续模式11.3.4 增/减计数模式11.4 捕获/比较模块11.4.1 捕获模式11.4.2 比较模式11.5 输出单元11.5.1 输出模式11.5.2 输出控制模块11.5.3 输出举例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕获/比较控制寄存器CCTLx11.6.4 Timer_B中断向量寄存器第12章 USART通信模块的UART功能12.1 异步模式12.1.1 异步帧格式12.1.2 异步通信的波特率发生器12.1.3 异步通信格式12.1.4 线路空闲多机模式12.1.5 地址位多机通信格式12.2 中断和中断允许12.2.1 USART接收允许12.2.2 USART发送允许12.2.3 USART接收中断操作12.2.4 USART发送中断操作12.3 控制和状态寄存器12.3.1 USART控制寄存器UCTL12.3.2 发送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率选择和调整控制寄存器12.3.5 USART接收数据缓存URXBUF12.3.6 USART发送数据缓存UTXBUF12.4 UART模式，低功耗模式应用特性12.4.1 由UART帧启动接收操作12.4.2 时钟频率的充分利用与UART的波特率12.4.3 多处理机模式对节约MSP430资源的支持12.5 波特率计算 第13章 USART通信模块的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的从模式13.2 中断与控制功能 13.2.1 USART接收/发送允许位及接收操作13.2.2 USART接收/发送允许位及发送操作13.2.3 USART接收中断操作13.2.4 USART发送中断操作13.3 控制与状态寄存器13.3.1 USART控制寄存器13.3.2 发送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率选择和调制控制寄存器13.3.5 USART接收数据缓存URXBUF13.3.6 USART发送数据缓存UTXBUF第14章 比较器Comparator_A14.1 概 述14.2 比较器A原理14.2.1 输入模拟开关14.2.2 输入多路切换14.2.3 比较器14.2.4 输出滤波器14.2.5 参考电平发生器14.2.6 比较器A中断电路14.3 比较器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比较器A应用14.4.1 模拟信号在数字端口的输入14.4.2 比较器A测量电阻元件14.4.3 两个独立电阻元件的测量系统14.4.4 比较器A检测电流或电压14.4.5 比较器A测量电流或电压14.4.6 测量比较器A的偏压14.4.7 比较器A的偏压补偿14.4.8 增加比较器A的回差第15章 模数转换器ADC1215.1 概 述15.2 ADC12的工作原理及操作15.2.1 ADC内核15.2.2 参考电平15.3 模拟输入与多路切换15.3.1 模拟多路切换15.3.2 输入信号15.3.3 热敏二极管的使用15.4 转换存储15.5 转换模式15.5.1 单通道单次转换模式15.5.2 序列通道单次转换模式15.5.3 单通道重复转换模式15.5.4 序列通道重复转换模式15.5.5 转换模式之间的切换15.5.6 低功耗15.6 转换时钟与转换速度15.7 采 样15.7.1 采样操作15.7.2 采样信号输入选择15.7.3 采样模式15.7.4 MSC位的使用15.7.5 采样时序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 转换存储寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中断标志寄存器ADC12IFG.x和中断允许寄存器ADC12IEN.x15.8.5 中断向量寄存器ADC12IV15.9 ADC12接地与降噪第16章 FLASH型芯片的开发16.1 开发系统概述16.1.1 开发技术16.1.2 MSP430系列的开发16.1.3 MSP430F系列的开发16.2 FLASH型的FET开发方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 标准复位过程和进入BSL过程16.3.2 BSL的UART协议16.3.3 数据格式16.3.4 退出BSL16.3.5 保护口令16.3.6 BSL的内部设置和资源附录A 寻址空间附录B 指令说明B.1 指令汇总B.2 指令格式B.3 不增加ROM开销的模拟指令B.4 指令说明（字母顺序）B.5 用几条指令模拟的宏指令附录C MSP430系列单片机参数表附录D MSP430系列单片机封装形式附录E MSP430系列器件命名
上传时间： 2014-04-28
上传用户：sssnaxie
世界著名厂家单片机简介1.Motorola 单片机:Motorola是世界上最大的单片机厂商,品种全,选择余地大,新产品多,在8位机方面有68HC05和升级产品68HC08,68HC05有30多个系列200多个品种,产量超过20亿片.8位增强型单片机68HC11也有30多个品种,年产量1亿片以上,升级产品有68HC12.16位单片机68HC16也有十多个品种.32位单片机683XX系列也有几十个品种.近年来以PowerPC,Codfire,M.CORE等作为CPU,用DSP作为辅助模块集成的单片机也纷纷推出,目前仍是单片机的首选品牌.Motorola单片机特点之一是在同样的速度下所用的时钟较Intel类单片机低的多因而使得高频噪声低,抗干扰能力强,更适合用于工控领域以及恶劣环境.Motorola 8位单片机过去策略是掩膜为主,最近推出OTP计划以适应单片机的发展,在32位机上,M.CORE在性能和功耗上都胜过ARM7.2.Microchip 单片机:Microchip 单片机是市场份额增长最快的单片机.他的主要产品是16C系列8位单片机,CPU采用RISC结构,仅33条指令,运行速度快,且以低价位著称,一般单片机价格都在1美元以下.Microchip 单片机没有掩膜产品,全部都是OTP器件(现已推出FLASH型单片机).Microchip强调节约成本的最优化设计,是使用量大,档次低,价格敏感的产品.3.Scenix单片机:Scenix单片机的I/O模块最有创意.I/O模块的集成与组合技术是单片机技术不可缺少的重要方面.除传统的I/O功能模块如并行I/O,URT,SPI,I2C,A/D,PWM,PLL,DTMF等,新的I/O模块不断出现,如USB,CAN,J1850,最具代表的是Motorola 32位单片机,它集成了包括各种通信协议在内的I/O模块,而Scenix单片机在I/O模块的处理上引入了虚拟I/O的概念. Scenix单片机采用了RISC结构的CPU,使CPU最高工作频率达50MHz.运算速度接近50MIPS.有了强有力的CPU,各种I/O功能便可以用软件的办法模拟.单片机的封装采用20/28引脚.公司提供各种I/O的库函数,用于实现各种I/O模块的功能.这些软件完成的模块包括多路UART,多种A/D,PWM,SPI,DTMF,FSK,LCD驱动等,这些都是通常用硬件实现起来相当复杂的模块.4.NEC单片机:NEC单片机自成体系,以8位机78K系列产量最高,也有16位,32位单片机.16位单片机采用内部倍频技术,以降低外时钟频率.有的单片机采用内置操作系统.NEC的销售策略注重服务大客户,并投入相当大的技术力量帮助大客户开发新产品.5.东芝单片机:东芝单片机从4位倒64位,门类齐全.4位机在家电领域仍有较大市场.8位机主要有870系列,90系列等.该类单片机允许使用慢模式,采用32KHz时钟功耗低至10uA数量级.CPU内部多组寄存器的使用,使得中断响应与处理更加快捷.东芝公司的32位机采用MIPS3000 ARISC的CPU结构,面向VCD,数字相机,图象处理市场.6.富士通单片机:富士通也有8位,16位和32位单片机,但是8位机使用的是16位的CPU内核.也就是说8位机与16位机指令相同,使得开发比较容易.8位机有名是MB8900系列,16位机有MB90系列.富士通注重服务大公司,大客户,帮助大客户开发产品.7.Epson 单片机:Epson公司以擅长制造液晶显示器著称,故Epson单片机主要为该公司生产的LCD配套.其单片机的LCD驱动做的特别好.在低电压,低功耗方面也很有特色.目前0.9V供电的单片机已经上市,不久LCD显示手表将使用0.5V供电.
上传时间： 2014-12-28
上传用户：leyesome
keil 使用笔记:在Memory窗口上输入address_type:address才能看到正确地址的变量debug～perfermance analyzer加入要察看的模块名称，然后view～perfermance analyzer window 可以察看各个模块运行时间①Display address_type:address B:Bit address C:Code Memory Bx:Code Bank D D：80H 命令可以查看特殊寄存器 data D I：0 命令可以查看内部RAM数据iData； D X：0 命令可以查看外部RAM数据xData； ②R1 //显示R1 register ~R1 //显示变量R1 R1 = R7 //对寄存器Rx操作R1 = --R7 R1 = 0x20 ③main //显示main()的开始地址d main //显示main()的代码④向RAM.ROM中写数据Enter data_type address_type:address expr,expr.... data_type:int char double float long E char data:0x20 1,2,3,4 //向data区0x20开始的地址写1,2,3,4 变量放在RAM的30H，要把定义放在main前面!另外特别注意，内部RAM通常供C程序存放中间变量等，所以一定要看看编译后的程序中是否存在存储单元冲突的情况，比如如果程序中 使用了别的寄存器组的话，08-1FH单元就不能用了unsigned long data i _at_ 0x30
上传时间： 2013-11-05
上传用户：dongqiangqiang
用GPIO做步进电机控制:步进电机和普通电动机不同之处是步进电机接受脉冲信号的控制。步进电机靠一种叫环形分配器的电子开关器件，通过功率放大器使励磁绕组按照顺序轮流接通直流电源。由于励磁绕组在空间中按一定的规律排列，轮流和直流电源接通后，就会在空间形成一种阶跃变化的旋转磁场，使转子步进式的转动，随着脉冲频率的增高，转速就会增大。步进电机的旋转同时与相数、分配数、转子齿轮数有关。现在比较常用的步进电机包括反应式步进电机（VR）、永磁式步进电机（PM）、混合式步进电机（HB）和单相式步进电机等。其中反应式步进电机的转子磁路由软磁材料制成，定子上有多相励磁绕组，利用磁导的变化产生转矩。现阶段，反应式步进电机获得最多的应用。步进电机和普通电机的区别主要就在于其脉冲驱动的形式，正是这个特点，步进电机可以和现代的数字控制技术相结合。不过步进电机在控制的精度、速度变化范围、低速性能方面都不如传统的闭环控制的直流伺服电动机。在精度不是需要特别高的场合就可以使用步进电机，步进电机可以发挥其结构简单、可靠性高和成本低的特点。使用恰当的时候，甚至可以和直流伺服电动机性能相媲美。
上传时间： 2013-11-05
上传用户：xinzhch
用MCP定时器控制步进电机:步进电机简介1.1.1 步进电机步进电机和普通电动机不同之处是步进电机接受脉冲信号的控制。步进电机靠一种叫环形分配器的电子开关器件，通过功率放大器使励磁绕组按照顺序轮流接通直流电源。由于励磁绕组在空间中按一定的规律排列，轮流和直流电源接通后，就会在空间形成一种阶跃变化的旋转磁场，使转子步进式的转动，随着脉冲频率的增高，转速就会增大。步进电机的旋转同时与相数、分配数、转子齿轮数有关。现在比较常用的步进电机包括反应式步进电机（VR）、永磁式步进电机（PM）、混合式步进电机（HB）和单相式步进电机等。其中反应式步进电机的转子磁路由软磁材料制成，定子上有多相励磁绕组，利用磁导的变化产生转矩。现阶段，反应式步进电机获得最多的应用。步进电机和普通电机的区别主要就在于其脉冲驱动的形式，正是这个特点，步进电机可以和现代的数字控制技术相结合。不过步进电机在控制的精度、速度变化范围、低速性能方面都不如传统的闭环控制的直流伺服电动机。在精度不是需要特别高的场合就可以使用步进电机，步进电机可以发挥其结构简单、可靠性高和成本低的特点。使用恰当的时候，甚至可以和直流伺服电动机性能相媲美。
上传时间： 2014-04-28
上传用户：joheace
该文介绍了开关磁阻电机的基本原理，设计了一种用80C196 单片机实现的开关磁阻电机驱动系统，并对该开关磁阻电机调速系统的性能进行了实验与测试，实验证明该系统运行可靠。开关磁阻电动机是磁阻电动机与电子开关驱动控制器组成的控制装置，又称开关磁阻电机驱动系统（Switched Reluctance Motor drive,简称SRD）。电机结构简单坚固，运行可靠，系统具有启动转矩高、启动电流低、调速范围宽、运行效率高，特别适用于频繁启停及正反转运行，使得SRD 成为交，直流电机驱动系统以及无刷直流电机驱动系统的强有力竞争者。目前，SRD 已用于多个领域，如：电动车驱动、家用电器、伺服与调速系统等许多领域。本文设计了一个以 80C196 单片机为控制核心的SRD 的控制系统，充分利用了SRD 电机控制方式灵活的特点，采用数字化控制系统对SR 电机进行控制，简化了硬件电路，提高了系统的可靠性。
上传时间： 2013-11-05
上传用户：18711024007
家电制造业的竞争日益激烈，市场调整压力越来越大，原始设备制造商们（OEM）为了面对这一挑战，必须在满足电磁兼容性的条件下，不断降低产品的成本。由于强调成本控制，为防止由电源和信号线的瞬变所产生的电器故障而实施必要的瞬态免疫保护，对于家电设计者来说变得更具挑战性。由于传统的电源设计和电磁干扰（EMI）控制措施为节约成本让路，家电设计者必须开发出新的技术来满足不断调整的电磁兼容（EMC）需求。本应用笔记探讨了瞬态电气干扰对嵌入式微控制器（MCU）的影响，并提供了切实可行的硬件和软件设计技术，这些技术可以为电快速瞬变（EFT）、静电放电（ESD）以及其它电源线或信号线的短时瞬变提供低成本的保护措施。虽然这种探讨是主要针对家电制造商，但是也适用于消费电子、工业以及汽车电子方面的应用。 低成本的基于MCU 的嵌入式应用特别容易受到ESD 和EFT 影响降低性能。即使是运行在较低时钟频率下的微控制器，通常对快速上升时间瞬变也很敏感。这种敏感性归咎于所使用的工艺技术。如今针对低成本8/16位的MCU的半导体工艺技术所实现的晶体管栅极长度在0.65 μm～0.25 μm范围内。此范围内的栅极长度能产生和响应上升时间在次纳秒范围内（或超过300 MHz 的等同带宽）的信号。因此， MCU 能够响应进入其引脚的ESD 或EFT 信号。除上述工艺技术之外， MCU 在ESD 或EFT 事件中的性能还会受到IC 设计及其封装、印刷电路板（PCB）的设计、MCU 上运行的软件、系统设计以及ESD 或EFT 波形特征的影响。各因素的相对影响（强调对最大影响的贡献）如图1 所示。
上传时间： 2013-11-09
上传用户：Jerry_Chow
在单片机应用开发中，代码的使用效率问题、单片机抗干扰性和可靠性等问题仍困扰着 工程师。为帮助工程师解决单片机设计上的难题，《电子工程专辑》网站特邀Holtek香 港分公司工程部处长邓宏杰先生担任《单片机应用编程技巧》专题讨论的嘉宾，与广大 设计工程师交流单片机设计开发经验。现根据论坛中的讨论归纳出单片机开发中应掌握 的几个基本技巧。一、 如何提高C语言编程代码的效率邓宏杰指出，用C语言进行单片机程序设计是单片机开发与应用的必然趋势。他强调:“ 如果使用C编程时，要达到最高的效率，最好熟悉所使用的C编译器。先试验一下每条C语言编译以后对应的汇编语言的语句行数，这样就可以很明确的知道效率。在今后编程的 时候，使用编译效率最高的语句。” 他指出，各家的C编译器都会有一定的差异，故编译效率也会有所不同，优秀的嵌入式系统C编译器代码长度和执行时间仅比以汇编语言编写的同样功能程度长5-20％。他说：“对于复杂而开发时间紧的项目时，可以采用C语言，但前提是要求你对该MCU系统的C语言和C编译器非常熟悉，特别要注意该C编译系统所能支持的数据类型和算法。虽然C语言是最普遍的一种高级语言，但由于不同的MCU厂家其C语言编译系统是有所差别的，特别是在一些特殊功能模块的操作上。所以如果对这些特性不了解，那么调试起来问题就会很 多，反而导致执行效率低于汇编语言。” 二、 如何减少程序中的bug？ 对于如何减少程序的bug，邓宏杰给出了一些建议，他指出系统运行中应考虑的超范围管理参数有： 1．物理参数。这些参数主要是系统的输入参数，它包括激励参数、采集处理中的运行参 数和处理结束的结果参数。合理设定这些边界，将超出边界的参数都视为非正常激励或 非正常回应进行出错处理。 2．资源参数。这些参数主要是系统中的电路、器件、功能单元的资源，如记忆体容量、 存储单元长度、堆叠深度。在程式设计中，对资源参数不允许超范围使用。 3．应用参数。这些应用参数常表现为一些单片机、功能单元的应用条件。如E2PROM的擦 写次数与资料存储时间等应用参数界限。 4．过程参数。指系统运行中的有序变化的参数。
上传时间： 2013-10-21
上传用户：chukeey
作为嵌入式系统主控单元——单片机，其软件往往是一个微观的实时操作系统，且大部分是为某种应用而专门设计的。系统程序有实时过程控制或实时信息处理的能力，要求能够及时响应随机发生的外部事件并对该事件做出快速处理。而分时操作系统却是把CPU的时间划分成长短基本相同的时间区间，即“时间片”，通过操作系统的管理，把这些时间片依次轮流地分配给各个用户使用。如果某个作业在时间片结束之前，整个任务还没有完成，那么该作业就被暂停下来，放弃CPU，等待下一轮循环再继续做。此时CPU又分配给另一个作业去使用。由于计算机的处理速度很快，只要时间片的间隔取得适当，那么一个用户作业从用完分配给它的一个时间片到获得下一个CPU时间片，中间有所“停顿”；但用户察觉不出来，好像整个系统全由它“独占”似的。分时操作系统主要具有以下3个特点：① 多路性。用户通过各自的终端，可以同时使用一个系统。② 及时性。用户提出的各种要求，能在较短或可容忍的时间内得到响应和处理。③ 独占性。在分时系统中，虽然允许多个用户同时使用一个CPU，但用户之间操作独立，互不干涉。分时操作系统主要是针对小型机以上的计算机提出的。一般而言，微处理器（MPU）驱动的通用计算机，系统设计人员对每一台的最终具体应用都是不得而知的，因此，在价格允许的情况下，硬件设计务求CPU时钟尽可能的快；计算及管理能力尽可能的强；程序和数据存储器的容量尽可能的大；各种计算机外设的配接尽可能的详尽等等，特别是采用分时操作系统的机器，因为是一机多用户的管理系统，它的要求就更高了。相对而言，微控制器（MCU）俗称单片机，是一个单片集成系统，它将这些或那些计算机所需的外设，诸如程序和数据存储器、端口以及有关的子系统集成到一片芯片上。从硬件上，单片机系统与采用分时操作系统的计算机系统是无法比拟的。但是，在单片机系统的设计中，设计人员对其最终具体应用是一清二楚的，它的使用环境相对是单一固定的。所控制的过程的可预见性为分时系统思想的实现提供了可能性。具体一点就是：虽然单片机的CPU速度较低，但其任务是可预见的，这样作业调度将变得简单而无须占用很多的CPU时间，同时“时间片”的设计是具体而有针对性的，因此可变得很有效。一、单片机分时系统的设计单片机系统往往是一个嵌入式的控制系统，因此目前绝大部分的单片机系统还是一实时系统。能够真正体现分时系统的设计思想的往往是那些多路重复检测控制系统。即便是在这些多路重复检测控制系统中，它的实时性也是非常重要的。也就是说，在单片机系统中应用了分时系统设计思想，但其及时性应首先进行考虑。
上传时间： 2013-12-23
上传用户：佳期如梦
九.输入/输出保护为了支持多任务，80386不仅要有效地实现任务隔离，而且还要有效地控制各任务的输入/输出，避免输入/输出冲突。本文将介绍输入输出保护。 这里下载本文源代码。 <一>输入/输出保护80386采用I/O特权级IPOL和I/O许可位图的方法来控制输入/输出，实现输入/输出保护。 1.I/O敏感指令输入输出特权级(I/O Privilege Level)规定了可以执行所有与I/O相关的指令和访问I/O空间中所有地址的最外层特权级。IOPL的值在如下图所示的标志寄存器中。 标 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O许可位图规定了I/O空间中的哪些地址可以由在任何特权级执行的程序所访问。I/O许可位图在任务状态段TSS中。 I/O敏感指令 指令 功能 保护方式下的执行条件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 设置EFLAGS中的IF位 CPL<=IOPL IN 从I/O地址读出数据 CPL<=IOPL或I/O位图许可 INS 从I/O地址读出字符串 CPL<=IOPL或I/O位图许可 OUT 向I/O地址写数据 CPL<=IOPL或I/O位图许可 OUTS 向I/O地址写字符串 CPL<=IOPL或I/O位图许可 上表所列指令称为I/O敏感指令，由于这些指令与I/O有关，并且只有在满足所列条件时才可以执行，所以把它们称为I/O敏感指令。从表中可见，当前特权级不在I/O特权级外层时，可以正常执行所列的全部I/O敏感指令；当特权级在I/O特权级外层时，执行CLI和STI指令将引起通用保护异常，而其它四条指令是否能够被执行要根据访问的I/O地址及I/O许可位图情况而定(在下面论述)，如果条件不满足而执行，那么将引起出错码为0的通用保护异常。 由于每个任务使用各自的EFLAGS值和拥有自己的TSS，所以每个任务可以有不同的IOPL，并且可以定义不同的I/O许可位图。注意，这些I/O敏感指令在实模式下总是可执行的。 2.I/O许可位图如果只用IOPL限制I/O指令的执行是很不方便的，不能满足实际要求需要。因为这样做会使得在特权级3执行的应用程序要么可访问所有I/O地址，要么不可访问所有I/O地址。实际需要与此刚好相反，只允许任务甲的应用程序访问部分I/O地址，只允许任务乙的应用程序访问另一部分I/O地址，以避免任务甲和任务乙在访问I/O地址时发生冲突，从而避免任务甲和任务乙使用使用独享设备时发生冲突。 因此，在IOPL的基础上又采用了I/O许可位图。I/O许可位图由二进制位串组成。位串中的每一位依次对应一个I/O地址，位串的第0位对应I/O地址0，位串的第n位对应I/O地址n。如果位串中的第位为0，那么对应的I/O地址m可以由在任何特权级执行的程序访问；否则对应的I/O地址m只能由在IOPL特权级或更内层特权级执行的程序访问。如果在I/O外层特权级执行的程序访问位串中位值为1的位所对应的I/O地址，那么将引起通用保护异常。 I/O地址空间按字节进行编址。一条I/O指令最多可涉及四个I/O地址。在需要根据I/O位图决定是否可访问I/O地址的情况下，当一条I/O指令涉及多个I/O地址时，只有这多个I/O地址所对应的I/O许可位图中的位都为0时，该I/O指令才能被正常执行，如果对应位中任一位为1，就会引起通用保护异常。 80386支持的I/O地址空间大小是64K，所以构成I/O许可位图的二进制位串最大长度是64K个位，即位图的有效部分最大为8K字节。一个任务实际需要使用的I/O许可位图大小通常要远小于这个数目。 当前任务使用的I/O许可位图存储在当前任务TSS中低端的64K字节内。I/O许可位图总以字节为单位存储，所以位串所含的位数总被认为是8的倍数。从前文中所述的TSS格式可见，TSS内偏移66H的字确定I/O许可位图的开始偏移。由于I/O许可位图最长可达8K字节，所以开始偏移应小于56K，但必须大于等于104，因为TSS中前104字节为TSS的固定格式，用于保存任务的状态。 1.I/O访问许可检查细节保护模式下处理器在执行I/O指令时进行许可检查的细节如下所示。 (1)若CPL<=IOPL，则直接转步骤(8)；(2)取得I/O位图开始偏移；(3)计算I/O地址对应位所在字节在I/O许可位图内的偏移；(4)计算位偏移以形成屏蔽码值，即计算I/O地址对应位在字节中的第几位；(5)把字节偏移加上位图开始偏移，再加1，所得值与TSS界限比较，若越界，则产生出错码为0的通用保护故障；(6)若不越界，则从位图中读对应字节及下一个字节；(7)把读出的两个字节与屏蔽码进行与运算，若结果不为0表示检查未通过，则产生出错码为0的通用保护故障；(8)进行I/O访问。设某一任务的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;对应I/O端口00H—3FH DB 10000000B ;对应I/O端口40H—47H DB 01100000B ;对用I/O端口48H—4FH DB 8182 DUP(0ffH) ;对应I/O端口50H—0FFFFH DB 0FFH ;位图结束字节TSSLen = $TSSSEG ENDS 再假设IOPL=1，CPL=3。那么如下I/O指令有些能正常执行，有些会引起通用保护异常： in al,21h ;(1)正常执行 in al,47h ;(2)引起异常 out 20h,al ;(3)正常实行 out 4eh,al ;(4)引起异常 in al,20h ;(5)正常执行 out 20h,eax ;(6)正常执行 out 4ch,ax ;(7)引起异常 in ax,46h ;(8)引起异常 in eax,42h ;(9)正常执行 由上述I/O许可检查的细节可见，不论是否必要，当进行许可位检查时，80386总是从I/O许可位图中读取两个字节。目的是为了尽快地执行I/O许可检查。一方面，常常要读取I/O许可位图的两个字节。例如，上面的第(8)条指令要对I/O位图中的两个位进行检查，其低位是某个字节的最高位，高位是下一个字节的最低位。可见即使只要检查两个位，也可能需要读取两个字节。另一方面，最多检查四个连续的位，即最多也只需读取两个字节。所以每次要读取两个字节。这也是在判别是否越界时再加1的原因。为此，为了避免在读取I/O许可位图的最高字节时产生越界，必须在I/O许可位图的最后填加一个全1的字节，即0FFH。此全1的字节应填加在最后一个位图字节之后，TSS界限范围之前，即让填加的全1字节在TSS界限之内。 I/O许可位图开始偏移加8K所得的值与TSS界限值二者中较小的值决定I/O许可位图的末端。当TSS的界限大于I/O许可位图开始偏移加8K时，I/O许可位图的有效部分就有8K字节，I/O许可检查全部根据全部根据该位图进行。当TSS的界限不大于I/O许可位图开始偏移加8K时，I/O许可位图有效部分就不到8K字节，于是对较小I/O地址访问的许可检查根据位图进行，而对较大I/O地址访问的许可检查总被认为不可访问而引起通用保护故障。因为这时会发生字节越界而引起通用保护异常，所以在这种情况下，可认为不足的I/O许可位图的高端部分全为1。利用这个特点，可大大节约TSS中I/O许可位图占用的存储单元，也就大大减小了TSS段的长度。 <二>重要标志保护输入输出的保护与存储在标志寄存器EFLAGS中的IOPL密切相关，显然不能允许随便地改变IOPL，否则就不能有效地实现输入输出保护。类似地，对EFLAGS中的IF位也必须加以保护，否则CLI和STI作为敏感指令对待是无意义的。此外，EFLAGS中的VM位决定着处理器是否按虚拟8086方式工作。 80386对EFLAGS中的这三个字段的处理比较特殊，只有在较高特权级执行的程序才能执行IRET、POPF、CLI和STI等指令改变它们。下表列出了不同特权级下对这三个字段的处理情况。 不同特权级对标志寄存器特殊字段的处理 特权级 VM标志字段 IOPL标志字段 IF标志字段 CPL=0 可变(初POPF指令外) 可变 可变 0 不变 不变 可变 CPL>IOPL 不变 不变 不变 从表中可见，只有在特权级0执行的程序才可以修改IOPL位及VM位；只能由相对于IOPL同级或更内层特权级执行的程序才可以修改IF位。与CLI和STI指令不同，在特权级不满足上述条件的情况下，当执行POPF指令和IRET指令时，如果试图修改这些字段中的任何一个字段，并不引起异常，但试图要修改的字段也未被修改，也不给出任何特别的信息。此外，指令POPF总不能改变VM位，而PUSHF指令所压入的标志中的VM位总为0。 <三>演示输入输出保护的实例(实例九)下面给出一个用于演示输入输出保护的实例。演示内容包括：I/O许可位图的作用、I/O敏感指令引起的异常和特权指令引起的异常；使用段间调用指令CALL通过任务门调用任务，实现任务嵌套。 1.演示步骤实例演示的内容比较丰富，具体演示步骤如下：(1)在实模式下做必要准备后，切换到保护模式；(2)进入保护模式的临时代码段后，把演示任务的TSS段描述符装入TR，并设置演示任务的堆栈；(3)进入演示代码段，演示代码段的特权级是0；(4)通过任务门调用测试任务1。测试任务1能够顺利进行；(5)通过任务门调用测试任务2。测试任务2演示由于违反I/O许可位图规定而导致通用保护异常；(6)通过任务门调用测试任务3。测试任务3演示I/O敏感指令如何引起通用保护异常；(7)通过任务门调用测试任务4。测试任务4演示特权指令如何引起通用保护异常；(8)从演示代码转临时代码，准备返回实模式；(9)返回实模式，并作结束处理。
上传时间： 2013-12-11
上传用户：nunnzhy
