数字信号处理在FPGA上实现的经典教材，本书详细介绍了数字信号处理的算法，以及其在FPGA上用硬件描述语言实现
上传时间： 2013-09-01
上传用户：frank1234
ju继续上载CPLD的黄金参考源代码，希望对电子爱好者有所帮助
上传时间： 2013-09-03
上传用户：日光微澜
控制面板程序设计－在控制面板上加一个测试组件
上传时间： 2013-09-03
上传用户：cuibaigao
CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.
标签： VerilogHDL Quartus CPLD 7128
上传时间： 2013-09-03
上传用户：gaojiao1999
51单片机系统扩展超大容量存储器接口设计的cpld源码。
上传时间： 2013-09-04
上传用户：neu_liyan
用VHDL语言在CPLD/FPGA上实现浮点运算的方法
上传时间： 2013-09-05
上传用户：life840315
工作原理：\r\n 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个\r\n74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。\r\n测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。\r\n开始测试：\r\n 按下按键，应该可以见到LED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后，\r\n LED熄灭，数码管有数字显示，此为时间值，单位为秒，与
上传时间： 2013-09-05
上传用户：123454
用allegro画的ddr存储器电路。六层板设计，很好的参考资料
上传时间： 2013-09-06
上传用户：ddddddos
用VHDL语言在CPLD上实现串行通信
上传时间： 2013-09-06
上传用户：q3290766
1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。
上传时间： 2013-09-06
上传用户：zhuimenghuadie
