·内容简介本书讲述磁路设计的基本原理、设计方法，列举了设计实例。介绍了相关的磁性材料、磁路系统测量方法和设备。在第2版中又补充了磁路研究和设计的新进展，如Bl标准、磁路散热、磁流体等。还介绍了一些磁路设计软件、磁性材料标准等。本书为扬声器行业、音响行业的设计人员、工艺人员、生产管理人员量身打造。对磁性材料生产单位了解扬声器对磁性材料的要求会有很大帮助；对大专院校、科研单位、音响使用单位中的相关人员以
标签： 磁路
上传时间： 2013-04-24
上传用户：asd_123
·【内容简介】本书第2版描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM(超深亚微米)工艺的完整ASIC设计流程的设计方法进行了深入的探讨。.本书的重点是使用Synopsys32具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描
上传时间： 2013-05-20
上传用户：diets
将LED 从工艺，测试等方面做简单介绍。
上传时间： 2013-07-26
上传用户：LYNX
贴片元器件封装 贴片元器件功率 贴片元器件焊接介绍
标签： 贴片元器件
上传时间： 2013-06-21
上传用户：yph853211
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上\r\n述四种时钟类型的任意组合。
上传时间： 2013-09-04
上传用户：yelong0614
基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63°。
上传时间： 2013-11-04
上传用户：xlcky
提出了一种具有深阱结构的RF LDMOS，该结构改善了表面电场分布，从而提高了器件的击穿电压。通过silvaco器件模拟软件对该结构进行验证，并对器件的掺杂浓度、阱宽、阱深、栅长进行优化，结果表明，在保证LDMOS器件参数不变的条件下，采用深阱工艺可使其击穿电压提升50%以上。
上传时间： 2013-10-18
上传用户：603100257
设计了一种带振幅控制的晶体振荡器，用于32 768 Hz的实时时钟。振幅调节环采用源接地振荡器形式来得到高的频率稳定性和低的功耗。使用MOS管电阻有效的减小了版图面积。电路在0.35 μm、5 V CMOS工艺上实现，仿真和测试结果都能满足设计要求。
上传时间： 2013-11-10
上传用户：maricle
提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法，优化了任意工作范围内，基于gm /ID和VGS关系的晶体管设计，实现了低电压低功耗。为得到较宽的增益范围，应用了一种新颖的伪幂指函数。利用Cadence中spectre工具仿真，结果表明，在1.2 V的工作电压下，具有76 dB的增益，控制电压范围超过0.8 V，带宽范围从34 MHz到183.6 MHz，功耗为0.82 mW。
上传时间： 2013-11-10
上传用户：笨小孩
利用pHEMT工艺设计了一个2~4 GHz宽带微波单片低噪声放大器电路。本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-54143晶体管，电路采用二级级联放大的结构形式，利用微带电路实现输入输出和级间匹配，通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比、稳定系数等特性进行了研究设计，最终使得该LNA在2~4 GHz波段内增益大于20 dB，噪声小于1.2 dB，输出电压驻波比小于2，达到了设计指标的要求。
上传时间： 2014-07-03
上传用户：远远ssad
