pwm原程序利用定时器，在P2_5上输出PWM波。为了演示，使占空比从1％~99％再从99％~1％连续变化。频 率约为200Hz。可以用于用于直流电机的驱动等方面
上传时间： 2016-04-25
上传用户：yuchunhai1990
利用定时器，在P2_5上输出PWM波。为了演示，使占空比从1％~99％再从99％~1％连续变化。频 率约为200Hz。可以用于用于直流电机的驱动等方面
标签： 定时器
上传时间： 2014-01-13
上传用户：gdgzhym
。介绍了内插器和抽取器这2种CIC滤波器各自的结构与性能，从数学上分析了其性能及其与FIR 滤波器的关系，从频域上展示了其本质。并讨论其内部寄存器的最小位宽与溢出保护，最后介绍了抽取器与内插器分 别在FPGA上的一般实现方法，并指出了一些提高实现性能的措施与建议
上传时间： 2016-05-20
上传用户：784533221
本程序实现了一个数字频率计。它由一个测频控制信号发生器TESTCTL，8个有时钟的十进制计数器CNT10，一个32位锁存器REG32B组成。
上传时间： 2013-12-16
上传用户：894898248
用于WSN的PDA搜救器，通过射频与子卡通信，通过串口与PC通信。
上传时间： 2014-01-01
上传用户：yt1993410
本文件包括多路选择器器建模，译码器实验程序，加法器实验程序，比较器实验程序，计数器建模，I2C接口标准建模源码，串行接口RS232标准建模源码标准，LCM建模源码，时钟６分频源码，串并转化源码。 ，对于硬件设计初学者来说有一定的参考价值。
上传时间： 2014-01-21
上传用户：stvnash
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是正常的起始位，然后在每隔16 个CLK16 时钟周期采样接收数据，移位输入接收移位寄存器rsr，最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率，而是波特率时钟频率的16 倍，目的是为在接收时进行精确地采样，以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。
上传时间： 2014-01-25
上传用户：xsnjzljj
用nRF2401实现的高速无线测量系统.nRF2401是单片射频收发芯片，工作于2.4～2.5GHz ISM频段，芯片内置频率合成器、功率放大器、晶体振荡器和调制器等功能模块，输出功率和通信频道可通过程序进行配置。
上传时间： 2016-07-20
上传用户：maizezhen
FPGA 实现基于ISA接口的3路编码器计数，和3路PWM/DA输出 编码器计数包括倍频、鉴相 PWM实现12位分辨率
上传时间： 2016-08-20
上传用户：edisonfather
做DSP最应该懂得157个问题（回答） 四.5V/3.3V如何混接？ TI DSP的发展同集成电路的发展一样，新的DSP都是3.3V的，但目前还有许多外围电路是5V的，因此在DSP系统中，经常有5V和3.3V的DSP混接问题。在这些系统中，应注意： 1)DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连接。 2)DSP输入5V的信号（如A/D），由于输入信号的电压>4V，超过了DSP的电源电压，DSP的外部信号没有保护电路，需要加缓冲，如74LVC245等，将5V信号变换成3.3V的信号。 3)仿真器的JTAG口的信号也必须为3.3V，否则有可能损坏DSP。 五.为什么要片内RAM大的DSP效率高？
上传时间： 2016-08-29
上传用户：佳期如梦
