本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-04-24
上传用户：sz_hjbf
内部存储器负责计算机系统内部数据的中转、存储与读取，作为计算机系统中必不可少的三大件之一，它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”，所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上，因此内存性能的好坏，直接影响到系统的稳定性和运行性能。在当今的电子系统设计中，内存被使用得越来越多，并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大，同时由于竞争的加剧以及利润率的下降，人们希望在保持、甚至提高系统性能的同时也能降低内存产品的成本。面对这种趋势，设计和实现大容量高速读写的内存显得尤为重要。因此，近年来内存产品正经历着从小容量到大容量、从低速到高速的不断变化，从技术上也就有了从DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不断演进。和普通SDRAM的接口设计相比，DDR2 SDRAM存储器在获得大容量和高速率的同时，对存储器的接口设计也提出了更高的要求，其接口设计复杂度也大幅增加。一方面，由于I/O块中的资源是有限的，数据多路分解和时钟转换逻辑必须在FPGA核心逻辑中实现，设计者可能不得不对接口逻辑进行手工布线以确保临界时序。而另一方面，不得不处理好与DDR2接口有关的时序问题（包括温度和电压补偿）。要正确的实现DDR2接口需要非常细致的工作，并在提供设计灵活性的同时确保系统性能和可靠性。 本文对通过Xilinx的Spartan3 FPGA实现DDR2内存接口的设计与实现进行了详细阐述。通过Xilinx FPGA提供了I/O模块和逻辑资源，从而使接口设计变得更简单、更可靠。本设计中对I/O模块及其他逻辑在RTL代码中进行了配置、严整、执行，并正确连接到FPGA上，经过仔细仿真，然后在硬件中验证，以确保存储器接口系统的可靠性。
上传时间： 2013-06-08
上传用户：fairy0212
区截装置测速法是现代靶场中弹丸测速的普遍方法，测时仪作为区截装置测速系统的主要组成部分，其性能直接影响弹丸测速的可靠性和精度。本文根据测时仪的发展现状，按照设计要求，设计了一种基于单片机和FPGA的高精度智能测时仪，系统工作稳定、操作方便、测时精度可达25ns。 本文详细给出了系统的设计方案。该方案提出了一种在后端用单片机处理干扰信号的新方法，简化了系统硬件电路的设计，提高了测时精度；提出了一种基于系统基准时间的测时方案，相对于传统的测时方法，该方案为分析试验过程提供了有效数据，进一步提高了系统工作的可靠性；给出了一种输入信息处理的有效方法，保证了系统工作的稳定性。 本文设计了系统FPGA逻辑电路，包括输入信号的整形滤波、输入信号的捕捉、时基模块、异步时钟域间数据传递、与单片机通信、单片机I/O总线扩展等；实现了系统单片机程序，包括单片机和。FPGA的数据交换、干扰信号排除和弹丸测速测频算法的实现、LCD液晶菜单的设计和打印机的控制、FLASH的读写、上电后对FPGA的配置、与上位机的通信等；分析了系统的误差因素，给出了系统的误差和相对误差的计算公式；通过实验室模拟测试以及靶场现场测试，结果表明系统工作可靠、精度满足设计要求、人机界面友好。
上传时间： 2013-07-25
上传用户：pwcsoft
Microsoft Windows CE User Interface Service Guide用户界面服务指南，北京希望电子出版社，微软公司著，希望图书创作室译。WinCE开发人员系列丛书之一。全书分八章：WindowsCE用户界面服务概述，使用窗口和消息，使用资源，创建控件，使用图形，使用声音，接收用户输入，设计WindowsCE用户界面。
上传时间： 2013-06-23
上传用户：Andy123456
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-06-03
上传用户：aa54
软件通信体系架构(SCA)可以实现一个具有开放性、标准化、模块化的通用软件无线电平台，从而使软件无线电平台的成本得到显著降低，应用灵活性得到极大增强。虽然SCA通过CORBA机制很好地解决了通用处理器设备波形组件的互连互通和可移植问题，但是这种机制不能很好地适用于FPGA这种专用处理器。随着FPGA处理性能的不断提升，它在SCA系统中的作用越来越突出。因此，如何在SCA系统中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成为当前软件无线电研究领域中一个非常重要的研究课题。 论文首先通过对现有的旨在解决FPGA波形可移植性的协议和规范进行了研究，深入分析了它们的优缺点。接下来对MHAL规范、CP289协议、OCP接口规范中的方法加以融合和优化，提出了新的FPGA可移植波形结构。这个结构既为FPGA波形设计了标准的通信接口，又实现了波形应用的分离，同时还通过OCP接口实现了波形组件运行环境的标准化，真正实现了波形的可移植。 其次，论文根据提出的波形结构，结合CP289协议中的操作要求，在原本过于简单的MHAL消息格式的基础上进行了细化，同时具体给出了MHAL消息封装结构和MHAL消息解析结构的处理流程，实现了FPGA波形在SCA系统中的标准通信。论文通过对CP289协议的深入研究，结合实际工程应用，提出了具体化的容器结构，并进一步进行了容器中组件控制模块、互连模块和本地服务模块的设计，实现了波形应用的分离。论文以OCP规范为基础，依据CP289协议中对组件接口的约束，设计了几种典型的组件OCP接口，使得波形组件设计与系统实现相分离，并真正实现了波形运行环境的标准化。 最后，论文根据所设计的波形结构和组件接口设计了一个FPGA验证波形，通过波形的实现，证明FPGA波形组件可以像GPP波形组件一样可加载、可装配、可部署、可装配，验证了论文所设计的FPGA波形是与SCA兼容的。另外，通过对波形组件移植试验，验证了所设计的波形结构和组件接口能够为波形组件提供很好的可移植性。
上传时间： 2013-04-24
上传用户：moonkoo7
作者：华清远见嵌入式学院。《Linux设备驱动开发详解》第16章、Linux网络设备驱动。网络设备是完成用户数据包在网络媒介上发送和接收的设备，它将上层协议传递下来的数据包以特定的媒介访问控制方式进行发送，并将接收到的数据包传递给上层协议。 与字符设备和块设备不同，网络设备并不对应于/dev目录下的文件，应用程序最终使用套接字（socket）完成与网络设备的接口。因而在网络设备身上并不能体现出“一切都是文件”的思想。 Linux系统对网络设备驱动定义了4个层次，这4个层次为网络协议接口层、网络设备接口层、提供实际功能的设备驱动功能层和网络设备与媒介层。
上传时间： 2013-05-17
上传用户：小火车啦啦啦
设计规则检查 (DRC) 是一项强大的自动功能，它可以检查设计逻辑和物理的完整性。检查是针对任何或所有启用的设计规则，并且可以在您设计时在线检查，并/或以批量的方式检查，这样结果会列在 消息 面板中，并生成一个报告文件。此功能应该用于每个布线好的板子上，以确保最小间距规则得到维持，并且没有其他的设计干涉。尤其推荐您在生成最后的加工文件之前一定要执行设计规则检查。
上传时间： 2013-04-24
上传用户：黄华强
当高级语言函数被编译成机器码时，有一个问题就必须解决：因为CPU没有办法知道一个函数调用需要多少个、什么样的参数。即计算机不知道怎么给这个函数传递参数，传递参数的工作必须由函数调用者和函数本身来协调。为此，计算机提供了一种被称为栈的数据结构来支持参数传递。
标签： 函数
上传时间： 2013-07-29
上传用户：gundan
机翼极限环振荡（LCO）是典型的非线性气动弹性问题，严重的会造成机翼的结构破坏。为了精确捕捉极限环振荡初始临界点，准确预测极限环的幅值，为机翼的设计提供准确的数据参考，本文综合考虑了气动与结构非线性的影响，提出了一种松耦合气动弹性仿真方法。在子迭代过程中分别采用LUSGS双时间推进和多步推进法交替求解气动和结构动力学方程；一种高效的插值技术应用于耦合界面数据的映射与传递；采用精确动网格技术模拟气体的非定常流动。对标准模型切尖三角翼的跨音速极限环振荡的计算与分析，表明相比同类仿真方法，通过此方法得到结果与实验值吻合更好；证明了结构几何非线性与气动非线性是诱发LCO的重要原因。耦合仿真方法保真度高，能为强非线性结构的强度设计提供重要依据。
上传时间： 2013-10-22
上传用户：m62383408
