虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

测试模型

软件测试和软件开发一样,都遵循软件工程原理,遵循管理学原理。测试专家通过实践总结出了很多很好的测试模型。这些模型将测试活动进行了抽象,明确了测试与开发之间的关系,是测试管理的重要参考依据。
  • SD卡-SDHC卡扇区读写测试

    8051单片机配套的SD卡-SDHC卡扇区读写测试

    标签: SDHC SD卡 读写 测试

    上传时间: 2013-04-24

    上传用户:打算打算

  • SDRAM读写控制的实现与Modelsim仿真

    软件开发环境:ISE 7.1i 硬件开发环境:红色飓风II代-Xilinx版 1. 本实例用于控制开发板上面的SDRAM完成读写功能; 先向SDRAM里面写数据,然后再将数据读出来做比较,如果不匹配就通过LED变亮显示出来,如果一致,LED就不亮。 2. part1目录是使用Modelsim仿真的工程; 3. part2目录是在开发版上面验证的工程; 2.1. part1_32目录是4m32SDRAM的仿真工程; 2.2. part1_16目录是4m16SDRAM的仿真工程; \model文件夹里面是仿真模型; \rtl文件夹里面是源文件; \sim文件夹里面是仿真工程; \test_bench文件夹里面是测试文件; \wave文件夹里面是仿真波形。 3.1. 工程在\project文件夹里面; 3.2. 源文件和管脚分配在\rtl文件夹里面; 3.3. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。

    标签: Modelsim SDRAM 读写 控制

    上传时间: 2013-04-24

    上传用户:ZJX5201314

  • 光电子器件模型与OEIC模拟

    光电子器件模型与OEIC模拟 作者:陈维友;杨树人;刘式墉 本书是作者多年来在光电子器件电路模型和光电集成回路计算机辅助分析研究方面的工作总结。

    标签: OEIC 光电子器件 模型 模拟

    上传时间: 2013-04-24

    上传用户:lty6899826

  • 基于FPGA的GPS星座模拟器

    全球定位系统(GPS)可以向全球用户提供位置、速度和时间信息,在航空、航天、海上及陆地等诸多领域得到了广泛的应用,成为一种主要的导航手段。随着空间定位技术的不断发展,空间定位系统必将出现多元化。本文结合计算机技术,以GPS定位系统为例,研究了卫星定位技术中的GPS星座模拟器。 本文综述了卫星导航系统的历史,现状及发展的方向,介绍GPS模拟器的研究发展状况。详细研究了GPS卫星信号传输理论和GPS卫星定位原理。在此基础上,提出GPS模拟器的理论模型和实现方法,研究了GPS星座模拟器的设计思路、组成模块,分析各个模块的设计原理。在理论研究和分析的基础上,提出模拟器的FPGA的设计与实现,以FPGA为平台,用verilog硬件语言实现了卫星信号的模拟,详细研究了基带模块的实现方法,包括C/A码产生模块,导航电文合成模块,码转换模块。最后通过射频模块发出,完成卫星信号的模拟。在信号测试部分,用示波器,频谱仪,MATLAB程序对模拟信号进行了验证实验。验证结果表明,设计满足要求,达到预想目标。

    标签: FPGA GPS 模拟

    上传时间: 2013-05-30

    上传用户:hoperingcong

  • 基于FPGA的H264视频编码器设计

    随着多媒体编码技术的发展,视频压缩标准在很多领域都得到了成功应用,如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等,而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路,而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术,如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等,这些技术的采用大大提高了视频压缩的效率,更有利于宽带网络数字电视(IPTV)、流媒体等基于传输的业务的实现。 本文主要根据视频会议应用的需要对JM8.6代码进行优化,目标是实现基于Baseline的低复杂度的CIF编码器,并对部分功能模块进行电路设计。在设计方法上采用自顶向下的设计方法,首先对H.264编码器的C代码和算法进行优化,并对优化后的结果进行测试比较,结果显示在图像质量没有明显降低的情况下,H.264编码器编码CIF格式视频每秒达到15帧以上,满足了视频会议应用的实时性要求。然后,以C模型为参考对H.264编码器的部分功能模块电路进行设计。采用Verilog HDL实现了这些模块,并在Quartus Ⅱ中进行了综合、仿真、验证。主要完成了Zig-zag扫描和CAVLC模块的设计,详细说明模块的工作原理和过程,然后进行多组的仿真测试,结果与C模型相应部分的结果一致,证明了设计的正确性。

    标签: FPGA H264 视频编码器

    上传时间: 2013-06-11

    上传用户:kjgkadjg

  • 硬件测试技术及信号完整性分析

    测试的目的决定了如何去组织测试。如果测试的目的是为了尽可能多地找出错误,那么测试就应该直接针对设计比较复杂的部分或是以前出错比较多的位置。如果测试目的是为了给最终用户提供具有一定可信度的质量评价,那么测试就应该直接针对在实际应用中会经常用到的商业假设。 

    标签: 硬件 测试技术 信号完整性

    上传时间: 2013-07-03

    上传用户:小杨高1

  • 基于FPGA的汽车发动机控制器研究

    汽车工业在国民经济增长中发挥着越来越重要的作用。近几年,虽然我国的汽车工业已经得到了飞速的发展,但汽车ECU(Electronic Control Unit)的设计制造一直无法实现国产化,严重制约了汽车工业的发展。针对这个现状,本课题对于ECU的设计进行了初步研究。首次尝试了基于SOPC技术的ECU系统设计,并利用dSPACE实时仿真发动机,完成了ECU的硬件在回路仿真,对控制效果进行了测试和分析。 目前,市场上的ECU系统都是基于专用单片机的。本文首先对现有的汽车发动机控制器结构进行了分析比较,总结出ECU的主要组成部件;而后通过各类方案的对比,确定了本课题采用基于FPGA的嵌入NIOS Ⅱ软核的SOPC技术方案。 之后,进行了汽车发动机模型搭建和控制算法的设计。发动机模型以Hendricks提出的均值模型为基础,参考mathworks公司的发动机建模方案进行设计。并在该模型基础上,参考Fekete提出的针对多缸发动机的基于模型的空燃比控制策略和mathworks发动机控制方案,建立了以控制空燃比为核心的发动机喷油控制算法。并通过simulink的仿真,验证了模型和算法的合理有效性。 基于系统设计总体方案,完成了ECU硬件电路设计,并在该系统中完成了上述算法的移植和优化。最后,利用dSPACE实时仿真发动机,进行ECU的硬件在回路仿真,对本文设计的ECU系统进行了测试。证实了该ECU方案在空燃比控制方面取得了较好的效果。 本论文以大量的图示形式介绍了发动机模型和系统软硬件设计,使得系统结构和软件流程等一目了然,浅显易懂。同时论文中采用的基于SOPC技术的ECU设计具有一定创新性,对于其他ECU系统的开发和设计具有一定指导意义。

    标签: FPGA 汽车发动机 控制器

    上传时间: 2013-07-11

    上传用户:小眼睛LSL

  • 3C认证中的电磁兼容测试与对策

    书中以国家“3C”认证为出发点,引出产品对电磁兼容的基本要求,给出相关产品所必须进行的电磁兼容测试项目及所采用测试标准。本书无意成为现有标准的翻版,而希望成为读者在学习、理解和掌握标准时的一种补充。为此,书中重点说明每种试验的目的、作者对标准的理解、试验中对试验仪器的要求、必须有的试验配置、正确的试验方法和对标准的点评等。考虑到国内众多企业在开展电磁兼容试验的同时,也在考虑试验场地的建设,为此本书也选编了部分这方面的内容,说明了各种场地的特点、主要技术指标及选用中的注意事项。

    标签: 3C认证 电磁兼容测试

    上传时间: 2013-07-09

    上传用户:gmh1314

  • 硬件测试资料

    \培训资料\射频硬件知识\硬件测试技术似懂非懂

    标签: 硬件测试

    上传时间: 2013-08-05

    上传用户:Wwill

  • 三维图形几何管线的算法

    近年来,计算机图形学应用越来越广泛,尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像,应用于虚拟真实情况以及多媒体的产品上,且多半是使用低成本的实时3D计算机绘图技术为基础。在初期3D图形学刚起步时,由于图形简单,因此可以利用CPU来运算,但随着图形学技术的发展,所要绘制的图形越来越复杂,这时如果单纯依赖CPU来处理,不能达到实时的要求,因此需要专门的硬件来加速图形处理,GPU(图形处理单元)因此出现了。不过由于3D图形加速硬件的复杂性和短寿命,这极大地提高了对硬件开发环境的需要。为了更好的对设计进行更改和测试,不能仅仅用专门定制的方法来设计,需要其他的方:硬件描述语言(HDL)和FPGA。 随着计算机绘图规模的需要,借助辅助硬件资源,来提高图形处理单元(GPU)处理速度的需求越来越普遍。自从15年前现场可编程门阵列(FPGA)开始出现以来,其在可编程硬件领域所起的作用越来越大。它们在速度、体积和速度方面都有了很大的提高。这意味着FPGA在以前只能使用专用硬件的场合越来越重要。其中一个应用领域就是3D图形渲染,在这个研究领域里人们正在利用具有可编程性能的FPGA来帮助改进图形处理单元(GPU)的性能。 能够在廉价、可动态重新配置的FPGA上实现复杂算法来辅助硬件设计。本文的设计就是通过在FPGA上实现3维图形几何处理管线部分功能来提高图形处理速度。具体实现中使用硬件描述语言(Verilog HDL)进行逻辑设计,并发现问题解决问题。 本文主要特色如下: 1.针对几何变换换子系统,提出一种硬件实现方案,该方案能对基本的几何变换如:平移、缩放、旋转和投影进行操作。首先构造出总体变换矩阵,随后进行矩阵乘法运算,再进行投影变换,最后输出变换座标。提出一种脉动阵列结构,用于两个矩阵的乘法运算。找到一种快捷的方法来实现矩阵相乘,将能大大提高系统的效率。 2.对于3D图形裁剪,文中描述了一种裁剪引擎,它能够处理3D图形中的裁剪、透视除法以及视口映射的功能。硬件实现的难度取决于裁剪算法的复杂程度。我们在Sutherland-Hodgman裁剪算法的基础上提出一种新的裁剪算法,该算法通过去除冗余顶点以提高处理速度,同时利用编码来判断线段可见性的方法使得硬件实现变得很容易。 3.最后,我们在FPGA上实现了几何变换以及三维裁剪,并与C语言的模拟结果对比发现结果正确,且三维裁剪能够以3M个三角形/s的速度运行,满足了图形流水中的实时性要求。

    标签: 三维图形 几何 算法

    上传时间: 2013-04-24

    上传用户:yerik