FPGA的uart控制器的verilog源程序
FPGA的uart控制器的verilog源程序,在cyclone II EP2C8Q208上调试运行成功...
FPGA的uart控制器的verilog源程序,在cyclone II EP2C8Q208上调试运行成功...
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器,该控制器不仅具有时间功能,而且具有定时器功能,能在00:00~23:59之间任意设定开启时间和关闭时间,其设置方便、灵活,广...
针对嵌入式系统的底层网络接口给出了一种由FPGA实现的以太网控制器的设计方法.该控制器能支持10Mbps和100Mbps的传输速率以及半双工和全双工模式,同时可提供MII接口,可并通过外接以太网物理层...
FPGA视频控制器设计,FED驱动控制系统的研制与FPGA设计\r\n...
基于CPLD的双屏结构液晶控制器的研究与设计作者:黄丽薇.doc...
基于FPGA的高分辨率VGA显示控制器的设计...
基于FPGA液晶控制器设计与实现,采用VHDL硬件描述语言。...
用CPLD驱动SJA1000 CAN控制器...
fpga实现CAN总线控制器源码,每个项目都有说明文件,介绍使用方法。...
用cpld开发的激光控制器的源码,已经是成型产品,希望对大家有用...