常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下： 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为：定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。
上传时间： 2013-06-06
上传用户：June
目前的国内的CCD高清摄相头能够输出一组视频信号和数字图像信号，虽然视频信号能够直接在监视器显示，但是输出的数字图像信号占用存储空间太大，不便于进行传输。本文设计了一种基于FPGA的数字图像压缩卡。 在过去的十几年中，国际标准化组织制订了一系列的国际视频编码标准并广泛应用到各种领域。It.264/AVC是ITU-T和ISO联合推出的新标准，采用了近几年视频编码方面的先进技术，以较高编码效率和网络友好性成为新一代国际视频编码标准。 新发展的H．264/AVC比原有的视频编码标准大幅度提高了编码效率，但其运算复杂度也大大增加，本文简要分析了H．264/AVC的复杂度及其优化的途径，给出了主要模块的优化算法实验结果。 H．264/AVC仍基于以前视频编码标准的运动补偿混合编码方案，主要不同有：增强的运动预测能力，准确匹配的较小块变换，自适应环内滤波器，增强的熵编码。测试结果表明这些新特征使H．264/AVC编码器提高50％编码效率的同时，增加了一个数量级的复杂度。实际中恰当地使用H．264/AVC编码工具可以较低的实现复杂度得到与复杂配置相当的编码效率。故实际编码系统开发需要在运算复杂性和编码效率之间进行折衷、兼顾考虑。H．264/AVC引入的新编码特征既增加基本模块的复杂度，也成倍增加算法的复杂度。针对它们的作用和实现方法的不同，可采用不同的硬件实现方法。本文基于上述思路进行优化，具体的工作包括：针对去块滤波的复杂性，本文提出一种适合硬件实现的算法，使其在节省了资源的同时，很好的达到了标准所定义的性能。针对变换量化的复杂性，本文提出一种既满足整体的硬件流水结构，又极大的降低了硬件资源的实现方法。针对码率控制的实现，本文提出了一种有别于传统实现方式的算法，在保证实时性的同时，极大的提高了编码器的性能。本文基于上述算法还进行Baseline Profile编码器的研究，给出了一种实时编码器结构，实现了对高清图像格式(720P)的实时编码，并将其和当前业界先进水平进行了对比，表明本文所实现得结构能够达到当前业界的先进水平。
上传时间： 2013-07-23
上传用户：yepeng139
这个我从eehome贴过来的。写的非常的好。我们用学单片机不要停在演示的基础上。只能让单片机完成局部事。这样我们永远不会走出流水灯地狱！！！
上传时间： 2013-04-24
上传用户：sxdtlqqjl
近年来，计算机图形学应用越来越广泛，尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像，应用于虚拟真实情况以及多媒体的产品上，且多半是使用低成本的实时3D计算机绘图技术为基础。在初期3D图形学刚起步时，由于图形简单，因此可以利用CPU来运算，但随着图形学技术的发展，所要绘制的图形越来越复杂，这时如果单纯依赖CPU来处理，不能达到实时的要求，因此需要专门的硬件来加速图形处理，GPU(图形处理单元)因此出现了。不过由于3D图形加速硬件的复杂性和短寿命，这极大地提高了对硬件开发环境的需要。为了更好的对设计进行更改和测试，不能仅仅用专门定制的方法来设计，需要其他的方：硬件描述语言(HDL)和FPGA。 随着计算机绘图规模的需要，借助辅助硬件资源，来提高图形处理单元(GPU)处理速度的需求越来越普遍。自从15年前现场可编程门阵列(FPGA)开始出现以来，其在可编程硬件领域所起的作用越来越大。它们在速度、体积和速度方面都有了很大的提高。这意味着FPGA在以前只能使用专用硬件的场合越来越重要。其中一个应用领域就是3D图形渲染，在这个研究领域里人们正在利用具有可编程性能的FPGA来帮助改进图形处理单元(GPU)的性能。 能够在廉价、可动态重新配置的FPGA上实现复杂算法来辅助硬件设计。本文的设计就是通过在FPGA上实现3维图形几何处理管线部分功能来提高图形处理速度。具体实现中使用硬件描述语言(Verilog HDL)进行逻辑设计，并发现问题解决问题。 本文主要特色如下： 1.针对几何变换换子系统，提出一种硬件实现方案，该方案能对基本的几何变换如：平移、缩放、旋转和投影进行操作。首先构造出总体变换矩阵，随后进行矩阵乘法运算，再进行投影变换，最后输出变换座标。提出一种脉动阵列结构，用于两个矩阵的乘法运算。找到一种快捷的方法来实现矩阵相乘，将能大大提高系统的效率。 2.对于3D图形裁剪，文中描述了一种裁剪引擎，它能够处理3D图形中的裁剪、透视除法以及视口映射的功能。硬件实现的难度取决于裁剪算法的复杂程度。我们在Sutherland-Hodgman裁剪算法的基础上提出一种新的裁剪算法，该算法通过去除冗余顶点以提高处理速度，同时利用编码来判断线段可见性的方法使得硬件实现变得很容易。 3.最后，我们在FPGA上实现了几何变换以及三维裁剪，并与C语言的模拟结果对比发现结果正确，且三维裁剪能够以3M个三角形/s的速度运行，满足了图形流水中的实时性要求。
上传时间： 2013-04-24
上传用户：yerik
《单片机及接口技术》实验指导书，实验平台针对伟福仿真器，分为软件模拟部分和系统仿真部分，包括简单程序设计、循环程序设计、分支程序设计、数码转换、查表程序、算术及逻辑运算指令实现、流水灯、键盘实验、数码管实验、AD转换、DA转换、定时器等实验。
上传时间： 2013-04-24
上传用户：hakim
· 摘要： 为了实现视频图像的实时处理,采用基于DSP+FPGA的线性流水阵列结构,用现场可编程门阵列FPGA对采集的视频数字图像做预处理,并结合大规模可编程逻辑阵列CPLD进行逻辑控制,实现了视频图像的采集和目标提取的视频数字图像处理系统.介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用.该系统与计算机联结,配以适当的图像处理软件和开发系统,即可形成一个通
上传时间： 2013-06-17
上传用户：dancnc
LED装饰驱动、流水灯、洗墙灯、流星灯、RGB七彩灯应用
上传时间： 2013-04-24
上传用户：王者A
这是一个c51单片机编程的实验指导，其中有关于流水灯、键盘等等的实验，还有keil软件的使用配置等等
上传时间： 2013-07-23
上传用户：wab1981
多功能流水灯
标签： 多功能时钟
上传时间： 2013-06-14
上传用户：t1213121
CPLD VHDL 数码管程序 流水灯程序 时钟程序CPLD VHDL 数码管程序 流水灯程序 时钟程序
上传时间： 2013-08-11
上传用户：huang111
