主要介绍算法的实现方式和流水线实现
主要介绍算法的实现方式和流水线实现,而且有详细的原理介绍,推理,源码和仿真结果...
主要介绍算法的实现方式和流水线实现,而且有详细的原理介绍,推理,源码和仿真结果...
流水线结构的cordic,可以输出sin/cos...
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3...
2级流水线实现的8位全加器的VHDL代码,适用于altera系列的FPGA/CPLD...
2级流水线,使用4元件实现的22位全加器的VHDL语言实现,适用于altera的FPGA...