用 FPGA实现了二维离散余弦变换和逆变换，结构设计采用行列分解法，乘法器采用移位求和的方法实现，并且采用流水线结构设计，提高处理核的性能
上传时间： 2017-07-17
上传用户：leixinzhuo
除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。
上传时间： 2017-07-20
上传用户：redmoons
java实现booth算法， 简单的无符号乘法就是“移位加”。
上传时间： 2017-07-20
上传用户：gxf2016
单片机实验：跑马灯，通过移位的方式实现跑马灯的功能，程序非常简单
上传时间： 2014-01-13
上传用户：阳光少年2016
单片机中LED显示/数码管显示/键盘控制/蜂鸣器输出/中断应用/定时器和计数器/串口通信/键控看门狗/数据交换，排序，移位。源程序
上传时间： 2013-12-10
上传用户：lizhen9880
二进制、十进制、十六进制数字的四则运算及转换，以及二进制的移位操作
上传时间： 2017-08-14
上传用户：lo25643
实现简单CPU功能的源码，可以实现加减乘除和移位功能，VHDL代码，程序运行在MAX PULS和Quartua上。
上传时间： 2017-08-17
上传用户：wab1981
单片机的键盘和显示,8031单片机的P1口作为8个按键的输入端，构成独立式键盘。四个LED显示器通过四个串/并移位寄存器74LS164接口至8031的串行口，该串行口应工作在方式0发送状态下，RXD端送出要显示的段码数据，TXD则作为发送时钟来对显示数据进行移位操作。 自定义每个键的显示功能，当某一键按下时执行相应的服务子程序，在四个显示器上显示一定的内容。
上传时间： 2013-12-22
上传用户：hphh
用VerilogHDL的16*16乘法器的设计实现，采用的是移位相乘方法
标签： VerilogHDL 16 乘法器 设计实现
上传时间： 2017-08-29
上传用户：haoxiyizhong
TMS320VC5416的主要特征有： (1)优化的CPU结构：增强的多总线结构，数据总线具有总线保持特性；40bit的算术逻辑单元（ALU），包括两个独立的40bit的累加器，一个40bit的桶形移位器；一个17×17的乘法器连接一个40bit专用加法器，可用来进行非流水线式的单周期乘/累加（MAC）操作等。
上传时间： 2013-12-28
上传用户：lacsx
