该课题通过对开放式数控技术的全面调研和对运动控制技术的深入研究,并针对国内运动控制技术的研究起步较晚的现状,结合激光雕刻领域的具体需要,紧跟当前运动控制技术研究的发展趋势,吸收了世界开放式数控技术和相关运动控制技术的最新成果,采纳了基于DSP和FPGA的方案,研制了一款比较新颖的、功能强大的、具有很大柔性的四轴多功能运动控制卡.该论文主要内容如下:首先,通过对制造业、开放式数控系统、运动控制卡等行业现状的全面调研,基于对运动系统控制技术的深入学习,在比较了几种常用的运动控制方案的基础上,确定了基于DSP和FPGA的运动控制设计方案,并规划了板卡的总体结构.其次,针对运动控制中的一些具体问题,如高速、高精度、运动平稳性、实时控制以及多轴联动等,在FPGA上设计了功能相互独立的四轴运动控制电路,仔细规划并定义了各个寄存器的具体功能,设计了功能完善的加/减速控制电路、变频分配电路、倍频分频电路和三个功能各异的计数器电路等,完全实现了S-曲线升降速运动、自动降速点运动、A/B相编码器倍频计数电路等特殊功能.再次,介绍了DSP在运动控制中的作用,合理规划了DSP指令的形成过程,并对DSP软件的具体实现进行了框架性的设计.然后,根据光电隔离原理设计了数字输入/输出电路;结合DAC原理设计了四路模拟输出电路;实现了PCI接口电路的设计;并针对常见的干扰现象,提出了有效的抗干扰措施.最后,利用运动控制卡强大的运动控制功能,并针对激光雕刻行业进行大幅图形扫描时需要实时处理大量的图形数据的特别需要,在板卡第四轴完全实现了激光控制功能,并基于FPGA内部的16KBit块RAM,开辟了大量数据区以便进行大幅图形的实时处理.
上传时间： 2013-06-09
上传用户：youlongjian0
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域。目前，常用的频率合成技术有直接式频率合成、锁相频率合成和直接数字频率合成(DDS)。DDS系统可以很方便地获得频率分辨率很精细且相位连续的信号，也可以通过改变相位字改变信号的相位，因此也广泛用于数字通信领域。 本论文是利用FPGA完成一个DDS系统。DDS是把一系列数字量形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换器产生已经用数字形式存入的正弦波(或其他任意波形)。一个典型的DDS系统应包括：相位累加器，可在时钟的控制下完成相位的累加(一般由ROM实现)；DA转换电路，将数字形式的幅度码转换成模拟信号。 本文根据设计指标，进行了DDS系统分析和设计，包括DDS系统框图的设计，相位控制字和频率控字的设计，以及软件和硬件设计，重点在于利用FPGA改进设计，包括控制系统(频率控制器和初始相位控制器)，寻址系统(相位累加器和数据存储器)，以及转换系统(D/A转换器和滤波器)的设计。介绍了利用现场可编程逻辑门阵列(FPGA)实现数控振荡器(DNO，即DDS)的原理、电路结构，重点介绍了DDS技术在FPGA中的实现方法，给出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片进行直接数字频率合成的VHDL源程序。
上传时间： 2013-04-24
上传用户：huangzchytems
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-04-24
上传用户：yx007699
随着科技的发展和社会的进步，数字电视已逐渐成为现代电视的主流。利用今年是奥运年的契机，研究和推广数字电视广播具有重大的意义。2006年8月底我国出台的数字多媒体/电视广播(DMB-T)标准，确立了中国自己的技术标准。以此来发展拥有自主知识产权的数字电视事业，不仅可以满足广大人民群众日益增长的物质、文化要求，还可以带动相关产业快速发展。 本课题在深入研究DMB-T国家标准的基础上，首先对系统的调制系统进行了设计规划，然后对信道调制的星座映射、系统信息插入、帧体数据处理、PN序列插入的帧形成模块和成形滤波模块进行了设计和仿真，并验证了其正确性。 3780个子载波的时域同步正交多载波技术(TDS-OFDM)是DMB-T调制系统的关键技术之一。由于载波数不是2的整数次幂，考虑到实现的有效性，不能采用现已成熟的基-2或基-4的快速傅立叶变换(FFT)算法。针对调制系统中特有的3780点IFFT，课题深入分析和比较了Cooley-Tukey、Winograd和素因子三种离散快速傅立叶变换算法的特点和性能，综合利用了三种算法优势，考虑了算法的复杂度、运算的速度、资源的消耗，设计出一种新的算法，进行了Matlab验证和基于FPGA(现场可编程门阵列)的仿真。分析表明，该算法所需的加法、乘法次数已很逼近4096点FFT算法。 DMB-T发射端的基带成形滤波采用了平方根升余弦滚降滤波，由于其0.05的滚降系数在实现中比较苛刻，所以是设计的难点之一。本课题利用Matlab工具采用了等纹波最优滤波的方法设计了169阶数字滤波器，其阻带衰减达到了46.9dB，完全符合标准的要求；利用四倍插值的方法实现了I、Q合路的该滤波器的FPGA设计，并进行了设计优化，显著降低了滤波器的运算量，大大节约了实现该滤波器所需的乘法器资源。
上传时间： 2013-06-28
上传用户：camelcamel690
随着现代工业的高速发展，电力系统的非线性负荷日益增多，严重地污染了电网的环境，威胁着电网中的各种电气设备的安全经济运行，不论从保证电力系统和供电系统的安全经济运行或是从保证设备和人身的安全来看，对谐波污染造成的危害影响加以经常监测和限制都是极为迫切的。谐波测量是谐波治理的重要前提条件，也是分析解决谐波治理问题的基本问题。国内外已有各种谐波检测的研究，形成了多种谐波检测方法，基于快速傅立叶变化的FFT是当前谐波检测中应用最为广泛的一种谐波检测方法。特别是经过技术补偿后的FFT算法，在谐波检测中具有更好的性能。但该方法在实现上主要是采用通用DSP器件(比如TI公司产品)，其实时性不强，影响了检测性能。随着微电子技术和数字信号处理技术的发展，基于FPGA的数字信号处理具有高速、开发简便、易于形成ASIC等优势而得到了广泛的应用。论文在分析谐波测量方法的基础上，提出了基于FPGA实现电网谐波测量系统。以嵌入式处理器NiosⅡ为核心，实现了电网谐波分析的周期图功率谱分析方法。在整个系统硬件设计的基础上，主要完成了基-28点、16点、32的FFT模块、完成了求模运算模块以及输出显示模块。通过比较仿真得到的方波、正弦信号的谱结构与实际系统输出的谱结构，验证了该实现方法的正确性。
上传时间： 2013-06-30
上传用户：无聊来刷下
随着红外探测技术和超大规模专用集成电路的发展，实时红外成像系统得到了越来越广泛的应用。如何针对红外图像的特性对红外图像进行实时处理，得到能真实反映探测场景、适合观察分析的红外图像是目前红外成像技术的研究热点。针对红外图像在被采集后立即进行预处理，简化后级数字信号处理单元的繁重任务，在红外成像技术中具有重要意义。本论文主要工作如下： (1)对红外成像的原理、红外图像的形成过程、红外图像的特征以及红外图像与可见光图像的区别进行了阐述。 (2)简要介绍了频域中图像的增强算法，以及图像的灰度变换原理。 (3)通过对时域中各种算法的分析对比，以及时域处理与频域处理的对比，选择数种适合红外图像预处理的算法进行硬件实现，然后再根据硬件实现的难易程度和算法对硬件资源的占用率，以及最终对图像的处理效果，选择一种最佳的平滑和锐化方法。 (4)针对FPGA的特点，采用了模块化结构设计，方便构成并行运算，充分体现了实时处理的要求。 (5)分析了红外图像灰度变换的硬件构成，实现了对红外图像的直方图统计。 (6)阐述了I2C总线标准，使用I2C总线对SAA7115视频图像处理芯片的控制，对模拟的红外图像采集、量化成数字图像信号；由于采用SDRAM进行数据的存储，所以针对数据的存储及读取方式设计了SDRAM存储器的控制器，将量化后的数据存储到SDRAM存储器。 (7)详细阐述了图像频域处理的硬件实现方法，并特别说明了DFT的FPGA硬件构成方法及这种方法与DSP处理器构成方法的区别。然后针对整个系统的时序构成及时序要求，采用了PLL核构成了系统的时序部分，并对系统进行了优化，以提高运行速度及减少资源占用率。
上传时间： 2013-07-12
上传用户：顶得柱
基于彩色路径识别的视觉导航方法是当前自动导航小车领域的研究热点和方向。视觉导航是指根据地面路径和被控对象之间的位置偏差控制其运行的方向，因此，地面彩色路径图像的摄取及其识别处理就成为视觉导航系统中的基础和关键。在当前的视觉导航系统设计中，图像处理的硬件平台都是基于通用微处理器，嵌入式微处理器或者DSP进行设计的。这些处理器一个共同的特点就是数据串行处理，而图像处理过程涉及大量的并行处理操作，因此传统的串行处理方式满足不了图像处理的实时性要求。 鉴于微处理器这方面的不足，作者提出一种使用FPGA实现图像识别的并行处理方案，并据此设计一个智能图像传感器。该传感器采用先进的FPGA技术，将图像采集及其显示，路径的识别处理以及通信控制等模块集成在一个芯片上，形成一个片上系统(SOC)。其主要功能是对所采集的彩色路径图像进行识别处理，获得彩色路径的坐标及其方向角，并将处理结果发送给上位机，为自动导航提供控制依据。 本文将彩色路径的识别处理过程划分为三个阶段，第一阶段为颜色聚类识别，以获得二值路径图像，第二阶段为数学形态学运算，用于对第一阶段中获得的二值图像进行去斑处理，第三阶段为路径中心线的定位及其方向角的测量。图像传感器与上位机的通信采用异步串行方式，由于上位机需要控制该传感器执行多种任务，作者定义一种基于异步串行通信的应用层协议，用于上位机对传感器的控制。在图像的显示中，为了弥补图像采集的速率和VGA显示速率的不匹配，作者提出一种基于单端口存储器的图像帧缓冲机制，通过VGA接口将采集的图像实时地显示出来。 根据上述思想，作者完成了系统的硬件电路设计，并对整个系统进行了现场调试。调试结果表明，传感器系统的各个模块都能正常工作，FPGA中的数字逻辑电路能够实时地将路径从图像中准确地识别出来，.充分体现了FPGA对路径图像的高速处理优势，达到了设计预期目标，在一定程度上丰富了路径图像识别处理的技术和方法。
上传时间： 2013-04-24
上传用户：ghostparker
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
随着微电子技术和计算机技术的迅猛发展，尤其是现场可编程器件的出现，为满足实时处理系统的要求，诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术，在运行时根据需要，动态改变系统的电路结构，从而使系统既有硬件优化所能达到的高速度和高效率，又能像软件那样灵活可变，易于升级，从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变，这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”，将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统，并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先，文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图，来确定该CPU的指令系统，并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制，因此进行了微程序控制器的设计，即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”，需对“实验CPU”进行VHDL描述。 其次，文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载，与实验箱上的ARMCPU构成双内核CPU，实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境，文章对双内核CPU系统存在的关键问题，如“实验CPU”的内存读写问题、微程序控制器的实现，以及“实验CPU'’框架等进行了改进，并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后，文章对双核CPU系统进行了功能分析。经分析，该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况，如模拟“实验CPU”的内存，实现机器码运行，通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作，所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU，研究双核CPU之间的通信，尝试新的体系结构。
上传时间： 2013-04-24
上传用户：royzhangsz
温度是生活中最基本的环境参数。温度的监测与控制，对于生物生存生长，工业生产发展都有着非同一般的意义。温度传感器的应用涉及机械制造、工业过程控制、汽车电子产品、消费电子产品和专用设备等各个领域。传统的常用温度传感器有热电偶、电阻温度计RTD和NTC热敏电阻等。但信号调理，模数转换及恒温器等功能全都会增加成本。现代集成温度传感器通常包含这些功能，并以其低廉的价格迅速地占据了市场。Dallas Semiconductor公司推出的数字式温度传感器DS1820采用数字化一线总线技术具有许多优异特性。其一，它将控制线、地址线、数据线合为一根导线，允许在同一根导线上挂接多个控制对象，形成多点一线总线测控系统。布线施工方便，成本低廉。其二，线路上传送的是数字信号，所受干扰和损耗小，性能好。本课题旨在分析和设计基于数字化一线总线技术的温度测控系统。本系统采用FPGA实现一个温度采集控制器，用于传感器和上位机的连接，并采用Microsoft公司的Visual C++作为开发平台，运用MSComm控件进行串口通信，进行命令的发送和接收。
上传时间： 2013-07-29
上传用户：BOBOniu
