用FPGA实现三电平PWM发生器的完整资料
标签: FPGA PWM 三电平 发生器
上传时间: 2013-08-06
上传用户:DXM35
基于FPGA的乐曲发生器电路设计 附含源代码(quartersii环境下运行)
标签: quartersii FPGA 发生器 电路设计
上传时间: 2013-08-07
上传用户:pwcsoft
基于FPGA和PLL的函数信号发生器时钟部分的实现
标签: FPGA PLL 函数信号发生器 时钟
上传时间: 2013-08-08
上传用户:xzt
采用vhdl语言实现正弦波形的生成。主要使用的dds技术。
标签: vhdl dds 语言 正弦
上传时间: 2013-08-09
上传用户:aeiouetla
基于FPGA的DDS信号发生器的简单实现。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。 DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。
标签: FPGA DDS 信号发生器
上传时间: 2013-08-13
上传用户:zl5712176
摘 要:介绍了直接数字频率合成 (DDS) 技术的基本原理,给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案,同时给出了其软件程序和仿真结果。仿真结果表明:该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点,且输出频率可调。\r\n关键词:直接数字频率合成;现场可编程门阵列;FPGA;三相正弦信号
标签: DDS 数字频率合成
上传时间: 2013-08-14
上传用户:kernor
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
标签: Verilog DDS 正弦信号发生器 模块
上传时间: 2013-08-28
上传用户:asdfasdfd
dds设计,花了一个星期做的,verilog写的,可生成多种波形,频率范围可上M,性能不错。
标签: Verilog dds 波形 语言
上传时间: 2013-08-30
上传用户:wentianyou
dds信号发生器程序设计,框图,基于CPLD控制的DDS数字频率合成器设计
标签: dds 信号发生器 程序设计
上传用户:BIBI
基于CPLD的多功能信号发生器设计.PDF
标签: CPLD 多功能 信号发生器
上传时间: 2013-09-02
上传用户:lnnn30