用verilog设计加法器，经modelsim仿真测试没问题。有问题请反馈。
标签： verilog 加法器
上传时间： 2017-02-26
上传用户：zhangqi
用verilog设计的加法器，经过modelsim工具验证无问题。有问题请反馈。
标签： Verilog 加法器
上传时间： 2017-02-27
题目：一位加法器的设计 试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路； （2）用LED管显示。
标签： 加法器
上传时间： 2017-05-09
上传用户：明天明天明天
Multisim十进制加法器 范围0到18
标签： Multisim 加法器
上传时间： 2018-12-10
上传用户：3065135961
该文档为三种高速乘法器的FPGA实现及性能比较简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
标签： 乘法器 fpga
上传时间： 2021-10-18
上传用户：
该文档为基于FPGA的快速阵列乘法器的实现详解资料，讲解的还不错，感兴趣的可以下载看看…………………………
标签： fpga 乘法器
上传时间： 2021-10-24
上传用户：kent
设计一种可以实现16位有符号_无符号二进制数乘法的乘法器，适合感兴趣的学习者学习.
标签： 乘法器
上传时间： 2022-04-27
基于VHDL的乘法器实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
标签： VHDL 乘法器
上传时间： 2022-05-10
基于Altera的FPGA设计的硬件除法器，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
标签： fpga 硬件除法器
上传时间： 2022-05-20
文档为乘法器复用的多路FFT处理器研究与设计总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，
标签： fft 处理器 乘法器
上传时间： 2022-06-28
