关于FPGA流水线设计的论文
关于FPGA流水线设计的论文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits in FPGAs, where each pipeline\r\nstage is limited...
关于FPGA流水线设计的论文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits in FPGAs, where each pipeline\r\nstage is limited...
行为级仿真是提高流水线(Pipeline)ADC设计效率的重要手段。建立精确的行为级模型是进行行为级仿真的关键。本文采用基于电路宏模型技术的运算放大器模型,构建了流水线ADC的行为级模型并进行仿真。为验证提出模型的精度,以一个7位流水线ADC为例,分别进行了电路级与行为级的仿真,并做了对比。结果表明...
22位流水线加法器,altera公司仿真坏境可用。...
本资料描述了一种基二的流水线型FFT,用了比较新颖的结构,减少了硬件的消耗,优化了设计,以模块化设计,更容易利用VHDL或其他硬件语言描述...
一种流水线CPU的verilog源代码,里面有各个模块的源代码,希望对大家有帮助...