针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加\r\n热电源中。
上传时间： 2013-08-22
上传用户：nairui21
FFT处理器的FPGA设计,详细论证设计方案，希望对大家有所帮助。
上传时间： 2013-08-23
上传用户：ouyangtongze
Altera FPGA与CPLD的外部处理器连接方式及编程。
上传时间： 2013-08-24
上传用户：1159797854
附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。
上传时间： 2013-08-26
上传用户：marten
I2C在CPLD上的模拟实现源程序，用C语言编写而成
上传时间： 2013-08-30
上传用户：181992417
节点是网络系统的基本控制单元，论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案，它能够提高单节点并行处理能力，其模块化结构增强了节点的可靠性。
上传时间： 2013-08-31
上传用户：shanxiliuxu
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
上传时间： 2013-08-31
上传用户：pwcsoft
基于FPGA的I2C总线模拟，采用verilog HDL语言编写。
上传时间： 2013-09-03
上传用户：rologne
结合XILINXCPLD所做的模拟RS232通信verilog源程序
标签： XILINXCPLD verilog 232 RS
上传时间： 2013-09-03
上传用户：gps6888
TI最新处理器OMAP3530原理图。对于新设计有很大参考意义。
上传时间： 2013-09-09
上传用户：gmh1314
