基于FPGA 的单精度浮点数乘法器设计
设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速...
设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速...
一个并行高速乘法器芯片的设计与实现...
用C语言实现的乘法器...
VHDL语言实现的16位快速乘法器...
四位乘法器的VHDL源程序...
vhdl编写的硬件乘法器...
乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中,经常能使用到乘法器,所以经典的...
嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写...
自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!...
8位相 加乘法器,具有高速,占用资源较少的优点...