虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

模拟<b>锁相</b>环

  • 电子与电气工程技术图书-锁相环技术(第3版)

    电子与电气工程技术图书-锁相环技术(第3版)

    标签: 锁相环

    上传时间: 2022-03-28

    上传用户:zhaiyawei

  • 经典三相锁相环及仿真

    该文档为经典三相锁相环及仿真总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: 锁相环

    上传时间: 2022-04-01

    上传用户:zhanglei193

  • 锁相环中鉴相器的设计与仿真

    该文档为锁相环中鉴相器的设计与仿真总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: 锁相环 鉴相器

    上传时间: 2022-04-01

    上传用户:aben

  • ad9361射频和基带锁相环用户手册

    ad9361射频和基带锁相环用户手册            

    标签: ad9361 射频

    上传时间: 2022-04-05

    上传用户:trh505

  • 软件锁相环的设计与仿真讲解

    该文档为软件锁相环的设计与仿真讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: 软件锁相环

    上传时间: 2022-04-12

    上传用户:XuVshu

  • 基于FPGA的数字锁相环的研究与实现

    该文档为基于FPGA的数字锁相环的研究与实现总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: fpga

    上传时间: 2022-04-27

    上传用户:

  • 软件锁相环的设计与应用

    该文档为软件锁相环的设计与应用总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: 软件锁相环

    上传时间: 2022-04-27

    上传用户:slq1234567890

  • 基于DSP Builder的带宽自适应全数字锁相环的设计与实现

    该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: dsp

    上传时间: 2022-05-01

    上传用户:

  • 采用用verilog语言编写的全数字锁相环的源代码

    采用用verilog语言编写的全数字锁相环的源代码,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈

    标签: verilog

    上传时间: 2022-05-22

    上传用户:

  • 射频锁相环基础理论

    一.基础理论锁相环路(Phase Locked Loop)是一个闭环的相位控制系统,它的输出信号的相位能自动跟踪输入信号相位。系统框图如下:当0,(1)与0:(1)相等时,两矢量以相同的角速度旋转,相对位置,即夹角维持不变,通常数值又较小,这就是环路的锁定状态。从输入信号加到锁相环路的输入端开始,一直到环路达到锁定的全过程,称为捕获过程。设系统最初进入同步状态[2nrtto,e,.]的时间为1。。那么从1=1,的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间T,=1,-1,称为捕获时间。显然,捕获时间T,的大小不但与环路的参数有关,而且与起始状态有关。对一定的环路来说,是否能通过捕获而进入同步完全取决于起始频差8.(4)-Ao。。若Ao,超过某一范围,环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标,称为环路的捕获带Ao,。

    标签: 射频锁相环

    上传时间: 2022-06-21

    上传用户: