通过ARM9技术深入分析CIS图像传感器采集RGB图像的过程和机理，将CIS输出的模拟图像信号及时有序地采集到MCU中，再精准地进行A/D转换，最终经TFT显屏获得图像信息，可实现便携式CIS型扫描仪的功能，或进一步进行图像智能识别及处理。
上传时间： 2013-10-14
上传用户：bpgfl
频率特征测试仪是用来测量电路传输特性和阻抗特性的仪器，简称扫频仪。扫频信号源是扫频仪的主要功能部件，作用是产生测量用的正弦扫频信号，其 扫频范围可调，输出信号幅度等幅。本设计采用DDS（数字频率合成技术）产生扫频信号，以Xilinx FPGA为控制核心，通过A/D和D/A等接口电路，实现扫频信号频率的步进调整、幅度与相位的测量，创新的使用了计算机软件作为仪器面板来显示被测网络 幅频特性与相频特性，并且测试结果可保存到各种存储介质中。
上传时间： 2013-11-03
上传用户：w50403
深入剖析赛灵思（Xilinx）All Programmable三大创新器件:赛灵思在 28nm 节点上推出的多种新技术为客户带来了重大的超前价值，并使赛灵思领先竞争对手整整一代。赛灵思并不是简单地将现有的 FPGA 架构迁移到新的技术节点上，而是力求引领多种 FPGA 创新，并率先推出了 All Programmable 3D IC 和 SoC。 今天推出的 All Programmable 产品采用了各种形式的可编程技术，包括可编程硬件和软件、数字信号和模拟混合信号（AMS）、单晶片和多片 3D IC 方案（图 1）。有了这些全新的 All Programmable 器件，设计团队就能进一步提升可编程系统的集成度，提高整体系统性能，降低 BOM 成本，并以更快的速度向市场推出更具创新性的智能产品。
标签： Programmable Xilinx All 赛灵思
上传时间： 2013-10-29
上传用户：1427796291
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2014-12-04
上传用户：cppersonal
。。。
上传时间： 2013-10-26
上传用户：z1191176801
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。
上传时间： 2013-12-22
上传用户：forzalife
通过无线方式传输工业现场的模拟量信号，提供4路4~20mA信号输入和4路4~20mA信号输出。可以采集工业现场的变送器输出的标准4~20mA电流信号并通过无线方式传送，远端输出2线制或3线制4~20mA电流信号，可以接入显示仪表、PLC或DCS等设备。无线可靠传输距离在1米~3000米范围内均可使用。既可以实现点对点通信，也适合于点对多点而且分散不便于挖沟布线等应用场合，不需要编写程序，不需要布线，一般电工就可以调试使用。
上传时间： 2013-11-09
上传用户：1477849018@qq.com
ART2005板是PC104总线兼容的光电隔离型A/D板。A/D分辨率为12Bit，通过率为100KHZ。 ART2005板上安装有12Bit分辨率的A/D转换器。为用户提供了两种模拟信号输入方式：16路单端输入或8路双端输入方式。硬件增益可选1～1000。 A/D转换器模拟输入信号范围： ART2005（ADS7835）：±2.5V，±5V，±10V ART2005A（ADS7818）：0～5V， 0～10V ART2005板支持软件查询、中断申请数据传输工作方式。 ART2005与ART2005A只是模拟输入范围和数据格式不同，其它完全相同。
上传时间： 2013-10-20
上传用户：fudong911
为了提高幅相检测精度、简化电路、扩展频率范围，设计了一种基于AD8302高精度幅度相位检测系统。通过分析AD8302的特点以及工作原理，提出了几种提高相位检测精度的方法，并设计采用AD8302、DDS和单片机组成高精度幅相检测系统，成功地解决了AD8302相位检测过程中存在的二值性、非线性、移相以及校准问题，实现两路模拟输入信号的相位差和幅度差的精确测量。测试结果表明基于AD8302的幅相检测系统具有精度高、抗干扰能力强等优点。
上传时间： 2013-11-24
上传用户：会稽剑客
基于探索 RLC二阶电路仿真实验技术的目的，采用Multisim仿真软件对RLC二阶电路暂态过程进行了仿真实验测试，给出了电路在过阻尼、临界阻尼、欠阻尼等情况下零输入响应及零状态响应的Multisim仿真方案，并介绍了不同工作条件下仿真时Multisim中信号源的选取及设置条件。结论是仿真实验可直观形象地描述RLC二阶电路的工作过程，将电路的硬件实验方式向多元化方式转移，利于培养知识综合、知识应用、知识迁移的能力，使电路分析更加灵活和直观。
上传时间： 2013-11-20
上传用户：谁偷了我的麦兜
