华清远见的培训材料，介绍嵌入式Linux驱动程序设计的基础知识，侧重于系统理论介绍，主要内容有Linux驱动程序简介、嵌入式Linux驱动程序特点、Linux驱动程序开发流程及驱动开发培训现状。入门参考。
上传时间： 2013-07-19
上传用户：csgcd001
jlink最新驱动,官方下载可以SN哦.为了方便大家了
上传时间： 2013-07-12
上传用户：牛津鞋
随着经济与信息通信技术的迅猛发展,作为终端产品的打印机,其应用已经涉及到商品流通、交通运输、工业控制等诸多领域。但是,传统打印机的性能已经无法满足新的应用对于信息管理自动化终端产品提出的新要求。 热敏打印机作为一种新产品,具有打印速度快、打印质量好、噪音小、易小型化、维护方便、操作简单、性价比高等优点,越来越受到市场的青睐,且在美国和日本等发达国家已经得到了广泛的应用。同时,随着微电子技术的发展,嵌入式芯片以其高性能和低价格逐渐成为各种智能仪器研发的首选主控芯片。本研究以新的市场需求为背景并结合热敏打印技术以及控制技术的发展,设计了基于ARM7TDMI内核的S3C4480X主控芯片的新型微型热敏打印驱动方案及其应用系统。 本文着重分析了热敏打印的工作特点和控制原理,比较并讨论了当前常见热敏打印系统设计的优缺点,提出了本研究的设计方案,并从硬件、软件及系统调试三个方面详细阐述了热敏打印系统的设计。 通过对热敏打印头控制特点以及主控芯片硬件资源的深入分析,基于简化系统设计、提高系统集成度和可靠性、方便系统软件开发的原则,确定了打印驱动的硬件设计方案,主要包括接口电路、状态检测模块...
上传时间： 2013-07-16
上传用户：tuilp1a
基于FPGA的无刷直流电机驱动控制系统的研究与实现
上传时间： 2013-04-24
上传用户：冇尾飞铊
USBISP下载器驱动USBISP下载器驱动及说明(USBISP配置用户用)\RZ-USBISP使用说明
上传时间： 2013-07-03
上传用户：coeus
linux《设备驱动开发详解》书上的光盘附录源代码，很详解，很适合初学者学习
上传时间： 2013-07-28
上传用户：dwzjt
USB万能驱动下载U盘/MP3通用软件介绍USB万能驱动下载，适用于MP3，U盘都可以用的USB 万能驱动。
上传时间： 2013-05-23
上传用户：不挑食的老鼠
Microsoft Windows CE Device Driver Kit设备驱动程序开发指南，北京希望电子出版社，微软公司著，希望图书创作室译。WinCE开发人员系列丛书之一。全书的内容主要包括Windows CE设备驱动程序工具包介绍、开发本机设备驱动程序、开发流接口设备驱动程序、声音驱动程序、打印机驱动程序、显示器驱动程序、通用串行总线驱动程序、NDIS网络驱动程序和块设备驱动程序。
上传时间： 2013-04-24
上传用户：qulele
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
现场可编程门阵列(FPGA)能够减少电子系统的开发风险和开发成本，缩短上市时间，降低维护升级成本，故广泛地应用在电子系统中。最新的FPGA都采用了层次化的布线资源结构，与以前的结构发生了很大的变化。由于FPGA布线资源的固定性和有限性，因此需要开发适用于这种层次化的FPGA结构并提高布线资源有效利用率的布线算法。同时由于晶体管尺寸的不断减小，有必要在FPGA布线算法中考虑功耗和时序问题。 本论文所作的研究工作主要包括：提出一种基于Tile的FPGA结构描述方法，对FPGA功耗模型和时序模型进行了研究，实现了考虑FPGA功耗、布线资源利用率的布线算法。 在FPGA结构描述方面，本文在分析现代商用FPGA层次化结构及学术上对FPGA描述方法的基础上，提出一种基于Tile的FPGA结构描述。由于基本Tile的重复性，采用该方法可以简化FPGA结构的描述，同时由于该方法是以硬件结构为根据，为FPGA软硬件提供了简单而灵活的接口，该方法在原型系统中测试证明是正确的。 在FPGA功耗模型方面，本文研究了ASIC中关于电路功耗计算的基本方法，并将其应用到FPGA功耗分析中。在模型中的采用了混合的功耗模型，包括动态功耗模型和静态功耗模型。动态功耗的计算采用基于节点状态转换率的开关级动态功耗计算和逻辑块宏模型，静态功耗则采用基于公式计算的晶体管漏电功耗模型和逻辑块基于仿真的LUT/MUX表达式计算模型。这些功耗模型将运用到我们后面的功耗计算和基于功耗驱动的布线算法中。 在FPGA布线算法研究和实现方面，本文在介绍基本的搜索算法之后，介绍了将FPGA硬件结构转变为FPGA布线程序可识别的布线资源图的方法，并将基本的搜索算法运用的FPGA布线资源图上，实现FPGA的基于布通率的布线算法。在此基础上，借鉴了FPGA时序分析方法，将时序分析作为布线算法的一子模块，对基于时序的布线算法进行了研究；同时采用了FPGA功耗模型，在布线算法实现中考虑了动态功耗的问题。最后在布线算法中实现两种启发式策略以提高可布线资源有效利用率。
上传时间： 2013-04-24
上传用户：long14578
