📚 模块调试技术资料

📦 资源总数:17535
📄 技术文档:1
💻 源代码:25048

📚 模块调试全部资料 (17535个)

Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,...

📅

fpga cpld 常见模块设计,包括基于fpga 的全数字锁向环,基于fpga cpld 的半整数分频器的设计等,很有用...

📅