MB90092字符叠模块应用 通用视频字符叠加器模块QL300A SPI接口C51源程序
上传时间: 2016-04-01
上传用户:ls530720646
MB90092字符叠模块应用 通用视频字符叠加器模块QL300A UART接口C51源程序
上传时间: 2016-04-01
上传用户:nanxia
PCI接口产品中桥芯片PLX6000、PLX8000、PLX9000、PLXsrv系列的驱动模块源代码,支持UNIX-LINUX操作平台。
上传时间: 2013-12-05
上传用户:BIBI
PCI接口产品中桥芯片PLX6000、PLX8000、PLX9000和PLXsrv驱动模块源码,支持windows平台和DOS平台
上传时间: 2016-04-16
上传用户:标点符号
一个用verilog实现的fpga上的uart接口模块,包括测试模块和实体,并实现了输出接口和状态接口。
上传时间: 2014-07-19
上传用户:gengxiaochao
H9200F(内核2.6.12)的DAC接口驱动 操作方法: 1、将驱动程序dac712.ko拷贝到系统目录:/lib/modules 2、执行如下命令加载模块,系统自动建立设备文件: insmod /lib/modules/dac712.ko
上传时间: 2016-05-03
上传用户:cx111111
H9200F(2.6.12)的音频接口驱动。 操作方法: 1、将驱动程序rsound.ko拷贝到系统目录:/lib/modules 2、执行如下命令加载模块: insmod /lib/modules/rsound.ko
标签: modules H9200F rsound insmod
上传时间: 2013-12-19
上传用户:洛木卓
单片机与GSM模块的接口程序,含有对GSM信息的编码和解码等。
上传时间: 2016-05-04
上传用户:youlongjian0
FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、 与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步的读有效(rden)和读数据(rd_data) 为了实现正确的读写和避免FIFO的上溢或下溢,给出与读时钟和写时钟分别同步的FIFO的空标志(empty)和 满标志(full)以禁止读写操作。
上传时间: 2014-01-25
上传用户:赵云兴
wavecom模块AT控制指令接口,详细介绍了命令使用方法
上传时间: 2014-11-21
上传用户:秦莞尔w