Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间： 2015-05-13
上传用户：我们的船长
vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
上传时间： 2015-05-13
上传用户：天涯
16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行
标签： 加法器
上传时间： 2013-12-24
上传用户：aix008
EXE文件加密码,ASP压缩处理.比较实用,大家拿去
上传时间： 2015-05-15
上传用户：ainimao
可以对无限长度的整数进行加、减，乘的Basic类
上传时间： 2014-01-20
上传用户：hjshhyy
利用计算机编程实现加性干扰信号的维纳滤波。将计算机模拟实验结果与理论分析结果相比较，分析影响维纳滤波效果的各种因素，从而加深对维纳滤波的理解。
上传时间： 2014-12-07
上传用户：xc216
8051 进行加解密的源代码，包括rc5,rc6等
上传时间： 2013-12-30
上传用户：qunquan
DES 加解密算法 C 源码 研究DES算法的朋友值得
上传时间： 2015-05-18
上传用户：来茴
二手程序,可是实现会员的等级功能管理,会员可以有上船图片,给信息标题加颜色功能!
上传时间： 2014-01-08
上传用户：tonyshao
LL(1)文法判定(C#) SimpleLL1目录下为源程序 EXE目录下为编译好的可执行文件 Product1.txt~Product4.txt为测试用产生式（可直接在程序中加载） Symbols.txt为测试用符号集（可直接在程序中加载） 转载或引用请注明出处:www.shootsoft.net
标签： Product SimpleLL1 txt Symb
上传时间： 2015-05-18
上传用户：ynzfm
