用VHDL语言进行MCS-51兼容单片机ip核开发
用VHDL语言进行MCS-51兼容单片机ip核开发 ...
用VHDL语言进行MCS-51兼容单片机ip核开发 ...
采用基于TI公司高性能Davinci系列TMS320DM6437处理器的SEED-DEC6437 EVM板作为主要硬件平台,在DSP开发环境CCS3.3中采用C语言和汇编语言混合编程实现运动估计算法的...
QuartusII中利用免费IP核的设计 作者:雷达室 以设计双端口RAM为例说明。 Step1:打开QuartusII,选择File—New Projec...
基于FPGA的GPIB接口IP核的研究与设计...
ISE新建工程及使用IP核步骤详解...
ISE_IP核创建教程及DDR3_ip核使用注意事项...
支持40 GbE、100 GbE和Interlaken的高密度硬核MLD/PCS模块,从而提高系统集成度。 宽带数据缓冲,提供1,600-Mbps外部存储器接口。 数据包...
NiosII软核处理器是Altera公司开发,基于FPGA操作平台使用的一款高速处理器,为了适应高速运动图像采集,提出了一种基于NiosII软核处理的步进电机接口...
以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为S...
针对实际应用中电子战设备对雷达信号分选的实时性要求,在分析了序列差直方图算法和多核DSP任务并行模式的基础上,设计了基于TMS320C6678的八核DSP雷达信号分选电路,对密集的雷达信号进行分选。实...