引入PEG（Progressive-edge-growth）算法来构造适合线性时间编码的LDPC校验矩阵，译码时采用简化最小和Min-Sum译码算法实现简化译码．仿真结果表明，该方法能够构造适合LDPC码的线性时间编码的下三角校验矩阵日，并且用此方法构造的LDPC码性能非常接近原来PEG算法构造的LDPC码．同时通过采用最小和Min-Sum算法降低译码复杂度．
标签： Progressive-edge-growth LDPC PEG 算法
上传时间： 2013-12-27
上传用户：qlpqlq
crc 校验，vhdl源码，经仿真能正常运行，供大家参考
标签： crc
上传时间： 2014-01-18
上传用户：shawvi
一个linux 下的触摸屏校验应用程序 ，GTK+ 源码
上传时间： 2014-01-22
上传用户：aa54
实用的键盘及按键显示加密码校验程序，适用于单片机，ARM等支持C语言的控制器，有较好得可移植性，也是一个实际应用中广告宣传灯箱控制源码
上传时间： 2017-01-27
上传用户：songnanhua
-- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 --制器，10个bit是1位起始位，8个数据位，1个结束 --位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 --现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 --划分为8个时隙以使通信同步. --程序的工作过程是：串口处于全双工工作状态，按动SW0，CPLD向PC发送“welcome" --字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向CPLD发送0-F的十六进制 --数据，CPLD接受后显示在7段数码管上。
上传时间： 2017-04-12
上传用户：lgnf
将wimax结构化表示转为校验矩阵，用于LDPC编码仿真，适用于类似wimax中，结构化LDPC码的设计。
上传时间： 2014-01-04
上传用户：水中浮云
循环冗余校验，中文名称为循环冗余校验（码）。它是一类重要的线性分组码，编码和解码方法简单，检错和纠错能力强，在通信领域广泛地用于实现差错控制。
标签： 循环冗余校验
上传时间： 2014-01-19
上传用户：jyycc
md5校验，也就是校验文件md5码的小程序。包含了3个小文件
标签： md5
上传时间： 2017-09-05
上传用户：zxc23456789
奇偶校验生成器Verilog源码
上传时间： 2020-06-14
上传用户：AHUWWY
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
