由verilog编写的乘法器 由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。... 📅 2014-08-29 👤 luopoguixiong verilog 编写 乘法器
用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。 用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。... 📅 2014-01-10 👤 xiaoyunyun xilinx vhdl 乘法器 二进制